RU2003133172A - METHOD OF TESTS AND CONTROL OF ELECTRONIC COMPONENTS - Google Patents

METHOD OF TESTS AND CONTROL OF ELECTRONIC COMPONENTS Download PDF

Info

Publication number
RU2003133172A
RU2003133172A RU2003133172/28A RU2003133172A RU2003133172A RU 2003133172 A RU2003133172 A RU 2003133172A RU 2003133172/28 A RU2003133172/28 A RU 2003133172/28A RU 2003133172 A RU2003133172 A RU 2003133172A RU 2003133172 A RU2003133172 A RU 2003133172A
Authority
RU
Russia
Prior art keywords
components
test
windows
conductors
tested
Prior art date
Application number
RU2003133172/28A
Other languages
Russian (ru)
Other versions
RU2272335C2 (en
Inventor
Юрий Дмитриевич Сасов (RU)
Юрий Дмитриевич Сасов
Original Assignee
Юрий Дмитриевич Сасов (RU)
Юрий Дмитриевич Сасов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Юрий Дмитриевич Сасов (RU), Юрий Дмитриевич Сасов filed Critical Юрий Дмитриевич Сасов (RU)
Priority to RU2003133172/28A priority Critical patent/RU2272335C2/en
Publication of RU2003133172A publication Critical patent/RU2003133172A/en
Application granted granted Critical
Publication of RU2272335C2 publication Critical patent/RU2272335C2/en

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Claims (13)

1. Способ испытаний и контроля электронных компонентов, включающий изготовление подложки с изготовленными в ней сквозными отверстиями и окнами; размещение в окнах электронных компонентов, фиксирование их с образованием по меньшей мере одной единой плоскости рабочих поверхностей компонентов с поверхностью подложки, изолирование стыков между компонентами и окнами изолирующим составом, нанесение проводников на поверхности подложки, отличающийся тем, что предварительно изготавливают базовую плату, используя подложку, в окнах которой размещают постоянные компоненты и/или микроплаты с ними, выполняющие функции формирования входных сигналов и обработку выходных сигналов при последующих испытаниях, включая электротермо-тренировку (ЭТТ) и функциональный контроль испытуемых компонентов; после фиксирования постоянных компонентов и/или микроплат, изолирования стыков между ними и окнами в подложке базовой платы, а также после нанесения постоянных проводников, на поверхности подложки локально наносят защитный слой, способный противостоять воздействию сред при проведении дальнейших операций; при этом образуют зоны контактирования, оставляя открытыми от защитного слоя только те участки постоянных проводников, которые будут контактировать с впоследствии наносимыми временными проводниками, чем заканчивают изготовление базовой платы; после чего в свободных окнах базовой платы размещают испытуемые компоненты, подлежащие испытаниям и контролю; затем их фиксируют и изолируют стыки компоненты - окна, наносят временные проводники, соединяющие контактные площадки или постоянные проводники испытуемых компонентов с незащищенными участками постоянных проводников, расположенными в зонах контактирования базовой платы; затем проводят испытания и функциональный контроль испытуемых компонентов с компьютерной регистрацией вышедших из строя компонентов; после чего удаляют временные проводники, не разрушая при этом постоянные проводники, нанесенные ранее на базовую плату и испытуемые компоненты; затем удаляют фиксирующий и изолирующий составы с поверхностей испытанных компонентов и из стыков компоненты - окна; после этого извлекают все испытанные компоненты из окон базовой платы и, учитывая компьютерные данные, годные компоненты упаковывают в защитную кассету, при этом базовую плату используют в дальнейшем многократно для проведения испытаний и контроля следующих партий аналогичных электронных компонентов.1. A method of testing and control of electronic components, including the manufacture of a substrate with through holes and windows made therein; placing electronic components in the windows, fixing them to form at least one uniform plane of the working surfaces of the components with the surface of the substrate, insulating the joints between the components and the windows with an insulating composition, applying conductors to the surface of the substrate, characterized in that the base board is preliminarily manufactured using the substrate, in the windows of which are placed the constant components and / or microcards with them, which perform the functions of generating input signals and processing output signals during the last driving tests, including electrothermal training (ETT) and functional control of the tested components; after fixing the permanent components and / or microboards, isolating the joints between them and the windows in the base plate substrate, and also after applying the constant conductors, a protective layer is locally applied on the surface of the substrate, which can withstand the effects of media during further operations; they form contact zones, leaving only those sections of permanent conductors that will contact with subsequently applied temporary conductors open from the protective layer, which completes the manufacture of the base board; then in the free windows of the base board are placed the test components to be tested and controlled; then they are fixed and insulated by the joints of the component - the windows, put temporary conductors connecting the contact pads or permanent conductors of the tested components with unprotected sections of permanent conductors located in the contact areas of the base board; then conduct tests and functional control of the tested components with computer registration of failed components; then remove the temporary conductors without destroying the permanent conductors previously deposited on the base board and test components; then the fixing and insulating compositions are removed from the surfaces of the tested components and from the joints of the component - the window; after that, all tested components are removed from the windows of the base board and, taking into account computer data, the suitable components are packaged in a protective cassette, while the base board is used repeatedly for testing and monitoring the following batches of similar electronic components. 2. Способ испытаний и контроля по п.1, отличающийся тем, что подложку базовой платы изготавливают преимущественно из электроизоляционного теплопроводного материала.2. The test and control method according to claim 1, characterized in that the base plate substrate is made primarily of electrically insulating heat-conducting material. 3. Способ испытаний и контроля по п.1, отличающийся тем, что подложку базовой платы изготавливают из полимерного материала литьем или прессованием с одновременным фиксированием постоянных компонентов и/или микроплат с ними и образованием окон и отверстий в подложке базовой платы.3. The test and control method according to claim 1, characterized in that the base plate substrate is made of polymer material by injection molding or pressing, while fixing the permanent components and / or micro boards with them and forming windows and holes in the base plate substrate. 4. Способ испытаний и контроля по п.1, отличающийся тем, что размещение испытуемых компонентов в окнах базовой платы производят путем их приклейки лицевой поверхностью к предварительно нанесенной на лицевую поверхность базовой платы клейкой ленте, при этом испытуемые компоненты ориентируют по их контактным площадкам, используя в качестве шаблона "свободную" маску для дальнейшего нанесения временных проводников; после фиксирования испытуемых компонентов клейкую ленту удаляют и очищают лицевые поверхности базовой платы и испытуемых компонентов от остатков клея преимущественно плазмо-химическим методом.4. The test and control method according to claim 1, characterized in that the placement of the tested components in the windows of the base board is done by gluing them with the front surface to the adhesive tape previously applied to the front surface of the base board, while the tested components are oriented according to their contact pads using as a template a “free” mask for further application of temporary conductors; after fixing the tested components, the adhesive tape is removed and the front surfaces of the base board and the tested components are cleaned of adhesive residues mainly by the plasma-chemical method. 5. Способ испытаний и контроля по п.1, отличающийся тем, что в конструкциях микроплат и в базовой плате используют только гарантированно годные постоянные компоненты.5. The test and control method according to claim 1, characterized in that in the designs of the microboards and in the base board, only guaranteed constant components are used. 6. Способ испытаний и контроля по п.1, отличающийся тем, что изолирование стыков между постоянными и испытуемыми полупроводниковыми компонентами и окнами в подложке производят с одновременным изолированием сколов, полученных в результате резки полупроводниковой пластины, но при этом исключают попадание изолирующего состава на контактные площадки постоянных и испытуемых компонентов.6. The test and control method according to claim 1, characterized in that the insulation of the joints between the constant and the tested semiconductor components and the windows in the substrate is performed with simultaneous isolation of chips obtained by cutting the semiconductor wafer, but excluding the ingress of insulating composition to the contact pads permanent and tested components. 7. Способ испытаний и контроля по п.1, отличающийся тем, что после фиксирования постоянных и испытуемых компонентов и/или микроплат, а также после изолирования стыков между ними и окнами в подложке, в случае необходимости, производят операцию термообработки.7. The test and control method according to claim 1, characterized in that after fixing the constant and test components and / or micro boards, as well as after isolating the joints between them and the windows in the substrate, if necessary, a heat treatment operation is performed. 8. Способ испытаний и контроля по п.1, отличающийся тем, что нанесение постоянных и временных проводников производят преимущественно методом вакуумного напыления через "свободные" маски материалом, позволяющим сохранить при удалении временных проводников ранее нанесенные постоянные проводники на поверхностях подложки базовой платы и испытуемых компонентов.8. The test and control method according to claim 1, characterized in that the deposition of permanent and temporary conductors is carried out mainly by vacuum spraying through “free” masks with material that allows you to save previously applied permanent conductors on the substrate surfaces of the base plate and test components when removing temporary conductors . 9. Способ испытаний и контроля по п.1, отличающийся тем, что удаление временных проводников производят методом химического травления с последующей нейтрализацией, промывкой и вакуумной сушкой.9. The test and control method according to claim 1, characterized in that the temporary conductors are removed by chemical etching followed by neutralization, washing and vacuum drying. 10. Способ испытаний и контроля по п.1, отличающийся тем, что удаление фиксирующего и изолирующего составов производят методом растворения в ультразвуковой ванне с последующей промывкой и вакуумной сушкой.10. The test and control method according to claim 1, characterized in that the fixing and insulating compositions are removed by dissolving in an ultrasonic bath, followed by washing and vacuum drying. 11. Способ испытаний и контроля по п.1, отличающийся тем, что удаление временных проводников, фиксирующего и изолирующего составов производят методом сквозной резки в местах стыка испытанных компонентов с окнами.11. The test and control method according to claim 1, characterized in that the removal of temporary conductors, fixing and insulating compositions is carried out through cutting at the junction of the tested components with the windows. 12. Способ испытаний и контроля по п.1, отличающийся тем, что изолирование стыков между компонентами и окнами, а также локальное нанесение защитного слоя на подложку базовой платы производят методом распыления диэлектрика через "свободную" маску или методом трафаретной печати.12. The test and control method according to claim 1, characterized in that the insulation of the joints between the components and the windows, as well as the local deposition of the protective layer on the base plate substrate, is carried out by dielectric spraying through a “free” mask or by screen printing. 13. Способ испытаний и контроля по п.1, отличающийся тем, что в качестве испытуемых компонентов применяют микроплаты или другие электронные изделия, смонтированные преимущественно на коммутационных платах, а также готовые интегральные схемы с внешними выводами.13. The method of testing and control according to claim 1, characterized in that as the components to be tested, microboards or other electronic products are used, mounted mainly on the circuit boards, as well as finished integrated circuits with external terminals.
RU2003133172/28A 2003-11-14 2003-11-14 Method for testing and checking electronic components RU2272335C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2003133172/28A RU2272335C2 (en) 2003-11-14 2003-11-14 Method for testing and checking electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2003133172/28A RU2272335C2 (en) 2003-11-14 2003-11-14 Method for testing and checking electronic components

Publications (2)

Publication Number Publication Date
RU2003133172A true RU2003133172A (en) 2005-04-20
RU2272335C2 RU2272335C2 (en) 2006-03-20

Family

ID=35634643

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2003133172/28A RU2272335C2 (en) 2003-11-14 2003-11-14 Method for testing and checking electronic components

Country Status (1)

Country Link
RU (1) RU2272335C2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2911003B1 (en) * 2006-12-28 2009-10-02 Cnes Epic METHOD AND INSTALLATION FOR PLACING THE SURFACE OF AN INTEGRATED CIRCUIT
RU2572290C1 (en) * 2014-12-01 2016-01-10 Открытое акционерное общество "Объединенная ракетно-космическая корпорация" (ОАО "ОРКК") Method for depackaging integrated microcircuits
DE202015007100U1 (en) * 2015-10-10 2017-01-13 Fractal-Technologies Dr.-Ing. Thomas Reul GmbH Expansion Compensated Glass Solder Connector for Disk Contacting
RU2759246C1 (en) * 2020-11-17 2021-11-11 Общество с ограниченной ответственностью "ФОРМ" Method for arrangement of modules in measuring device

Also Published As

Publication number Publication date
RU2272335C2 (en) 2006-03-20

Similar Documents

Publication Publication Date Title
US3158927A (en) Method of fabricating sub-miniature semiconductor matrix apparatus
US5401687A (en) Process for high density interconnection of substrates and integrated circuit chips containing sensitive structures
JPH06502744A (en) Multi-chip integrated circuit packages and modules
RU2003133172A (en) METHOD OF TESTS AND CONTROL OF ELECTRONIC COMPONENTS
KR20080070180A (en) Device and method of laser decapsulation
JP2004186460A (en) Method of manufacturing circuit unit
US5904489A (en) Topside analysis of a multi-layer integrated circuit die mounted in a flip-chip package
KR20000071865A (en) Apparatus and process for mounting conductor balls on terminal pads of semiconductor devices
JPH06252534A (en) Printed wiring board with sealing and its manufacture
RU2221312C1 (en) Method for producing three-dimensional electronic module
JP2544523B2 (en) How to remove electronic components
JP2000349412A (en) Via hole forming method on flexible circuit board
KR100632066B1 (en) Method for building layer of printed circuit board
KR100317109B1 (en) Manufacturing process of metal LID by using photo-etching
ATE452424T1 (en) METHOD FOR PRODUCING A METAL-CERAMIC SUBSTRATE
SE8702704D0 (en) SET FOR MANUFACTURING A SAMPLE CARD AND APPARATUS FOR USE IN IMPLEMENTATION OF THE SET
RU2475885C1 (en) Method for manufacture of 3d electronic module
JP2018041827A (en) Component-embedded substrate and electronic device
US8450148B2 (en) Molding compound adhesion for map-molded flip-chip
JP2006196592A (en) Method of inspecting resin-sealed semiconductor device
KR100330557B1 (en) Method of manufacturing flexible substrate circuit film
RU2023329C1 (en) Process of manufacture of integrated circuits
JPH08293576A (en) Lead frame and manufacture thereof
JPH0119267B2 (en)
JPH0213817B2 (en)

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20091115