Гравиметр, содержащий корпус, чувствительный элемент с направлением его измерительной оси по вектору ускорения свободного падения, преобразователь положения, силовой преобразователь с постоянным магнитом на корпусе и компенсационной катушкой на чувствительном элементе, усилитель, нагрузку с первым резистором, измерительную схему, устройство частичной компенсации силы тяжести с источником тока, причем к выходу усилителя подключены последовательно соединенные первый резистор и компенсационная катушка, отличающийся тем, что в нагрузку введены соединенный последовательно с первым резистором второй резистор и подключенный параллельно ему конденсатор, в гравиметр введены первый, второй, третий и четвертый электронные ключи, микропроцессор, устройство управления, источник тока подключен параллельно к компенсационной катушке, измерительная схема имеет первый и второй каналы, каждый из которых содержит аналого-цифровой преобразователь, реверсивный счетчик, регистр, в каждом канале к выходам аналого-цифрового преобразователя подключены входы реверсивного счетчика, к выходу которого подключен вход данных регистра, выходы регистров обоих каналов соединены шиной с входом микропроцессора, выход нагрузки подключен к входам первого и второго электронных ключей, выход первого электронного ключа подключен к входу третьего электронного ключа и к входу аналого-цифрового преобразователя первого канала, выход второго электронного ключа подсоединен к входу четвертого электронного ключа и к входу аналого-цифрового преобразователя второго канала, выходы третьего и четвертого электронных ключей соединены с общей шиной гравиметра, устройство управления содержит первое, второе, третье, четвертое, пятое и шестое логические устройства И, генератор тактовых импульсов с выходом частотой fо, делитель частоты с первым выходом частотой fо/22, с вторым выходом частотой fo/22, с третьим выходом с частотой fо/23, с четвертым выходом с частотой fо/2(3+k), с пятым выходом с частотой fо/2(4+k), с шестым выходом с частотой fо/2(4+k+n), первый, второй, третий и четвертый инверторы, выход генератора тактовых импульсов соединен с входом делителя частоты, с первыми входами первого, второго, третьего и четвертого логических устройств И, с тактовым входом микропроцессора, первый выход делителя частоты соединен с входом первого и второго инверторов, с вторыми входами третьего и четвертого логических устройств И, второй выход делителя частоты соединен с тактовым входом аналого-цифровых преобразователей обоих каналов и с первыми входами пятого и шестого логических устройств И, третий выход делителя частоты подключен к второму входу пятого логического устройства И и к входу третьего инвертора, четвертый выход делителя частоты соединен с третьим входом пятого логического устройства И и с вторым входом шестого логического устройства И, пятый выход делителя частоты подключен к четвертому входу пятого логического устройства И и к третьему входу шестого логического устройства И, шестой выход делителя частоты подключен к входу четвертого инвертора и к входам управления второго и третьего электронных ключей, выход первого инвертора соединен с вторым входом второго логического устройства И, к четвертому входу пятого логического устройства И подключен выход третьего инвертора, выход шестого логического устройства И соединен с третьими входами второго и четвертого логических устройств И, выход пятого логического устройства И подключен к третьему входу третьего логического устройства И и к второму входу первого логического устройства И, к третьему входу которого подключен выход второго инвертора, выход четвертого инвертора соединен с управляющим входом первого и четвертого электронных ключей, к четвертым входам второго и четвертого логических устройств И подключен выход считывания из микропроцессора, выход третьего логического устройства И соединен с входами разрешения записи в регистрах первого и второго каналов, выход первого логического устройства И подключен к входам обнуления реверсивных счетчиков первого и второго каналов, выход шестого логического устройства И подключен к входу запроса прерываний микропроцессора, выход четвертого логического устройства И соединен со входом счета регистра первого канала, выход второго логического устройства И подключен к входу счета регистра второго канала.