Claims (3)
1. Устройство для сбора и обработки данных, содержащее управляющий вычислительный комплекс, n входных цепей, m мультиплексоров, блок предварительной обработки данных, выходная шина которого подключена к управляющим шинам мультиплексоров, оперативное запоминающее устройство, блок запроса и обработки данных, блок ввода-вывода данных, через внешнюю шину данных и через внешнюю шину адреса связанный с управляющим вычислительным комплексом, а через соответствующие входные шины подключенный к шине адреса/данных оперативного запоминающего устройства, выходные шины адреса и выходы чтения и записи блока запроса и обработки данных соединены соответственно входными шинами адреса и входами чтения и записи блока ввода-вывода данных, отличающееся тем, что в него введены блок гальванической развязки, включенный между шинами ввода-вывода блока предварительной обработки данных и блока запроса и обработки данных, и регистр адреса, входная шина которого, соединена с шиной адреса/данных блока запроса и обработки данных, а выходная шина регистра адреса подключена к первой входной шине адреса оперативного запоминающего устройства, вторая входная шина адреса и входы чтения и записи которого подключены соответственно к выходной шине адреса и к выходам чтения и записи блока запроса и обработки данных, вход каждой из n входных цепей подключен к соответствующему датчику телесигнализации, а выходы каждых k входных цепей объединены и подключены к входной шине соответствующего мультиплексора, выход каждого из которых соединен с соответствующим входом блока предварительной обработки данных.1. A device for collecting and processing data, containing a control computer complex, n input circuits, m multiplexers, a data preprocessing unit, the output bus of which is connected to the control buses of the multiplexers, random access memory, a data request and processing unit, a data input-output unit through an external data bus and through an external address bus connected to the control computer complex, and through the corresponding input buses connected to the address / data bus of random access memory The devices, output address buses and read and write outputs of the request and data processing unit are connected respectively by input address buses and read and write inputs of the data input-output unit, characterized in that a galvanic isolation unit is inserted between the input-output buses of the preliminary unit data processing and the request and data processing unit, and the address register, the input bus of which is connected to the address / data bus of the request and data processing unit, and the output bus of the address register is connected to the first input address bus A random access memory device, the second input address bus and read and write inputs of which are connected respectively to the output address bus and to the read and write outputs of the request and data processing unit, the input of each of the n input circuits is connected to the corresponding telealarm sensor, and the outputs of each k input circuits are combined and connected to the input bus of the corresponding multiplexer, the output of each of which is connected to the corresponding input of the data preprocessing unit.
2. Устройство для сбора и обработки данных по п.1, отличающееся тем, что блок предварительной обработки данных содержит аналого-цифровой преобразователь, m триггеров Шмитта, регистр управления, блок обработки и управления, последовательный интерфейс, причем входы аналого-цифрового преобразователя и триггеров Шмитта соединены с выходами мультиплексоров, выходная шина регистра управления подключена к шинам управления мультиплексоров, выходная шина аналого-цифрового преобразователя, выходы триггеров Шмитта и входная шина регистра управления соединены соответственно с входной шиной, с соответствующими входами и с выходной шиной блока обработки и управления, шина ввода-вывода которого через последовательный интерфейс подключена к блоку гальванической развязки.2. The device for collecting and processing data according to claim 1, characterized in that the preliminary data processing unit comprises an analog-to-digital converter, m Schmitt triggers, a control register, a processing and control unit, a serial interface, the inputs of the analog-to-digital converter and triggers Schmitt connected to the outputs of the multiplexers, the output bus of the control register is connected to the control buses of the multiplexers, the output bus of the analog-to-digital converter, the outputs of the Schmitt triggers and the input bus of the control register Nia respectively connected to an input bus, to the corresponding inputs and to the output bus of the processing unit and control input-output bus which is connected via a serial interface to block electrical isolation.
3. Устройство для сбора и обработки данных по п.1, отличающееся тем, что блок ввода-вывода данных содержит входной накопительный буфер, выходной накопительный буфер, регистр состояния и дешифратор адреса, причем входы дешифратора адреса через внешние шины адреса соединены с управляющим вычислительным комплексом, шины управления входного накопительного буфера, выходного накопительного буфера и регистра состояния соединены с выходной шиной управления дешифратора адреса, шины данных регистра состояния, входного накопительного буфера и выходного накопительного буфера соединены с шиной адреса/данных блока запроса и обработки данных, выход "БУФЕР ПУСТ" выходного накопительного буфера соединен с входом регистра состояния, выход "БУФЕР ПУСТ" входного накопительного буфера соединен с входом прерывания блока запроса и обработки данных, входная шина адреса и входы чтения и записи дешифратора адреса подключены соответственно к выходной шине адреса и к выходам чтения и записи блока запроса и обработки данных.3. The device for collecting and processing data according to claim 1, characterized in that the input / output data block comprises an input storage buffer, an output storage buffer, a status register and an address decoder, the addresses of the address decoder being connected via an external address bus to the control computer complex , the control buses of the input storage buffer, the output storage buffer, and the status register are connected to the output bus of the address decoder, the data bus of the status register, the input storage buffer, and you the storage buffer is connected to the address / data bus of the request and data processing unit, the output “BUFFER EMPTY” of the output storage buffer is connected to the input of the status register, the output “BUFFER EMPTY” of the input storage buffer is connected to the interrupt input of the request and data processing unit, the input address bus and the read and write inputs of the address decoder are connected respectively to the output address bus and to the read and write outputs of the request and data processing unit.