Claims (1)
Ячейка памяти, содержащая коммутатор, N последовательных RC-цепей, первые выводы которых соединены с соответствующими входами коммутатора, а вторые выводы - с общей шиной, мультиплексор и асинхронный D-тригтер, вход которого соединен с выходом мультиплексора, а выход - с его соответствующим входом, два других входа мультиплексора соединены с входной шиной, отличающаяся тем, что введены счетчик импульсов, два триггера, элемент ИЛИ-НЕ и формирователь коротких импульсов, первый вход которого соединен с S-входом первого триггера и с шиной считывания, второй вход - с S-входом второго триггера и с шиной записи, а выход - с R-входом счетчика импульсов, С-вход которого соединен с первым адресным входом мультиплексора и с управляющей шиной, а выходы - с соответствующими адресными входами коммутатора, выход которого соединен с выходом мультиплексора, выход старшего разряда счетчика соединен с R-входами триггеров, выход второго триггера соединен со вторым адресным входом мультиплексора, инверсный выход первого триггера соединен с первым входом элемента ИЛИ-НЕ, второй вход которого соединен с инверсным выходом D-триггера, а выход - с выходной шиной.A memory cell containing a switch, N serial RC circuits, the first pins of which are connected to the corresponding inputs of the switch, and the second pins are connected to a common bus, a multiplexer and an asynchronous D-trigger, whose input is connected to the output of the multiplexer, and the output, with its corresponding input , the other two inputs of the multiplexer are connected to the input bus, characterized in that a pulse counter, two triggers, an OR-NOT element and a short pulse shaper are introduced, the first input of which is connected to the S-input of the first trigger and to the read bus the second input is with the S-input of the second trigger and the recording bus, and the output is with the R-input of the pulse counter, the C-input of which is connected to the first address input of the multiplexer and the control bus, and the outputs are with the corresponding address inputs of the switch, the output of which is connected to the output of the multiplexer, the high-order output of the counter is connected to the R-inputs of the triggers, the output of the second trigger is connected to the second address input of the multiplexer, the inverse output of the first trigger is connected to the first input of the OR-NOT element, the second input of which is connected with the inverse output of the D-flip-flop, and the output with the output bus.