RU2001122810A - ALTERNATION OF INTERFACES - Google Patents

ALTERNATION OF INTERFACES

Info

Publication number
RU2001122810A
RU2001122810A RU2001122810/09A RU2001122810A RU2001122810A RU 2001122810 A RU2001122810 A RU 2001122810A RU 2001122810/09 A RU2001122810/09 A RU 2001122810/09A RU 2001122810 A RU2001122810 A RU 2001122810A RU 2001122810 A RU2001122810 A RU 2001122810A
Authority
RU
Russia
Prior art keywords
protocol
interface
integrated circuit
data
shared
Prior art date
Application number
RU2001122810/09A
Other languages
Russian (ru)
Other versions
RU2231230C2 (en
Inventor
Андерс КХУЛЛАР
Йохан Уггмарк
Ульф БЬЕРКЕНГРЕН
Original Assignee
Телефонактиеболагет Лм Эрикссон (Пабл)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/232,291 external-priority patent/US6253268B1/en
Application filed by Телефонактиеболагет Лм Эрикссон (Пабл) filed Critical Телефонактиеболагет Лм Эрикссон (Пабл)
Publication of RU2001122810A publication Critical patent/RU2001122810A/en
Application granted granted Critical
Publication of RU2231230C2 publication Critical patent/RU2231230C2/en

Links

Claims (34)

1. Способ передачи данных между интегральной схемой (12) и множеством других устройств, причем интегральная схема использует протокол первого интерфейса для обмена данными с первым устройством (16), и протокол второго интерфейса для обмена данными со вторым устройством (20), при котором осуществляют перемежающуюся передачу (60) данных между интегральной схемой и первым устройством по совместно используемой шине данных (22) с использованием протокола первого интерфейса, причем упомянутая совместно используемая шина данных соединена с интегральной схемой, первым устройством и вторым устройством, деактивируют (64, 66) передачи данных, которые используют протокол первого интерфейса, и разрешают (76) передачи данных с использованием протокола второго интерфейса, в то время как передачи данных с использованием протокола первого интерфейса деактивированы, отличающийся тем, что обеспечивают подачу тактового сигнала по совместно используемой шине (24) тактового сигнала, причем упомянутая совместно используемая шина тактового сигнала соединена с интегральной схемой, первым устройством и вторым устройством, при этом передачу данных между интегральной схемой и первым устройством выполняют в соответствии с тактовым сигналом в совместно используемой шине тактового сигнала, и передают (80) данные между интегральной схемой и вторым устройством по совместно используемой шине данных с использованием протокола второго интерфейса, причем данные передаются между интегральной схемой и вторым устройством в соответствии с тактовым сигналом в совместно используемой шине тактового сигнала, при этом передачу данных с использованием протокола второго интерфейса выполняют без повторной активизации передач данных, которые используют протокол первого интерфейса.1. A method of transmitting data between an integrated circuit (12) and many other devices, the integrated circuit using the first interface protocol for exchanging data with the first device (16), and the second interface protocol for exchanging data with the second device (20), in which intermittent data transmission (60) between the integrated circuit and the first device via a shared data bus (22) using the protocol of the first interface, said shared data bus being connected to the integral by the circuit, the first device and the second device, deactivate (64, 66) data transmissions that use the protocol of the first interface, and enable (76) data transmissions using the protocol of the second interface, while data transmissions using the protocol of the first interface are deactivated, characterized in that they provide a clock signal on a shared clock bus (24), said shared clock bus being connected to an integrated circuit, a first device the second device, while the data transmission between the integrated circuit and the first device is performed in accordance with the clock signal in the shared clock bus, and transmit (80) data between the integrated circuit and the second device via the shared data bus using the protocol of the second interface, data is transferred between the integrated circuit and the second device in accordance with the clock signal in the shared clock bus, while transmitting data using second interface protocol is performed without reactivating data transmissions that use the first interface protocol. 2. Способ по п.1, отличающийся тем, что протокол первого интерфейса является протоколом интеллектуального коммуникационного интерфейса межсоединений.2. The method according to claim 1, characterized in that the protocol of the first interface is a protocol of an intelligent interconnect communication interface. 3. Способ по п.2, отличающийся тем, что при деактивировании передач данных с использованием протокола первого интерфейса формируют (50=) сигнал условия запуска (52=) в совместно используемой шине данных и передают выбранный адрес (70) по совместно используемой шине данных, причем выбранный адрес не используется никаким из устройств, использующих протокол интеллектуального коммуникационного интерфейса межсоединений и подсоединенных к совместно используемой шине данных.3. The method according to claim 2, characterized in that when deactivating data transmissions using the protocol of the first interface, a trigger condition signal (52 =) is generated (52 =) in the shared data bus and the selected address (70) is transmitted via the shared data bus moreover, the selected address is not used by any of the devices using the protocol of the intelligent communication interface of interconnects and connected to a shared data bus. 4. Способ по п.3, отличающийся тем, что при перемежающейся передаче данных между интегральной схемой и первым устройством дополнительно формируют (50) сигнал условия запуска (52) в совместно используемой шине данных, передают адрес (56) первого устройства по совместно используемой шине данных, передают данные (60) по совместно используемой шине данных от интегральной схемы к первому устройству и формируют (64) сигнал остановки (66) в совместно используемой шине данных.4. The method according to claim 3, characterized in that during the intermittent data transfer between the integrated circuit and the first device, a trigger condition signal (52) is additionally generated (50) in the shared data bus, the address (56) of the first device is transmitted via the shared bus data, transmit data (60) on a shared data bus from the integrated circuit to the first device and generate (64) a stop signal (66) in the shared data bus. 5. Способ по п.3, отличающийся тем, что протокол второго интерфейса представляет собой протокол интерфейса последовательного двухточечного соединения.5. The method according to claim 3, characterized in that the second interface protocol is a serial point-to-point connection interface protocol. 6. Способ по п.3, отличающийся тем, что при разрешении передач данных с использованием протокола второго интерфейса передают сигнал (76) активизации второго интерфейса по линии (28) выбора интегральной схемы.6. The method according to claim 3, characterized in that when enabling data transfers using the protocol of the second interface, a signal (76) for activating the second interface is transmitted via the integrated circuit selection line (28). 7. Способ по п.3, отличающийся тем, что протокол второго интерфейса представляет собой протокол последовательного периферийного интерфейса.7. The method according to claim 3, characterized in that the second interface protocol is a serial peripheral interface protocol. 8. Способ по п.3, отличающийся тем, что интегральная схема представляет собой контроллер (12) базовой полосы в мобильном телефоне.8. The method according to claim 3, characterized in that the integrated circuit is a baseband controller (12) in a mobile phone. 9. Способ по п.8, отличающийся тем, что первое устройство представляет собой драйвер (14) жидкокристаллического дисплея.9. The method according to claim 8, characterized in that the first device is a driver (14) of a liquid crystal display. 10. Способ по п.3, отличающийся тем, что дополнительно повторно активизируют (64=, 66=) передачи данных, которые используют протокол первого интерфейса, после завершения передачи данных между интегральной схемой и вторым устройством.10. The method according to claim 3, characterized in that it further re-activate (64 =, 66 =) the data transfer that uses the protocol of the first interface, after the data transfer between the integrated circuit and the second device is completed. 11. Система (10) для передачи данных, содержащая интегральную схему (12), имеющую по меньшей мере вывод данных и вывод тактового сигнала, причем вывод данных связан с совместно используемой шиной данных (22), при этом интегральная схема выполнена с возможностью поддержки протокола первого интерфейса и протокола второго интерфейса, первый драйвер (14), выполненный с возможностью поддержки протокола первого интерфейса, причем первый драйвер связан с совместно используемой шиной данных для передачи данных между интегральной схемой и первым устройством (16) через совместно используемую шину данных с использованием протокола первого интерфейса, и второй драйвер (18), выполненный с возможностью поддержки протокола второго интерфейса, причем второй драйвер связан с совместно используемой шиной данных для передачи данных между интегральной схемой и вторым устройством (20) по совместно используемой шине данных с использованием протокола второго интерфейса, отличающаяся тем, что упомянутый вывод тактового сигнала связан с совместно используемой шиной (24) тактового сигнала, передача данных между интегральной схемой и первым устройством и между интегральной схемой и вторым устройством выполняется с использованием тактовых сигналов, принимаемых по совместно используемой шине тактового сигнала, при этом интегральная схема предназначена для деактивации первого драйвера путем передачи сигнала деактивации по совместно используемой шине данных, для активизации второго драйвера для выполнения передачи данных между интегральной схемой и вторым устройством и для передачи данных (80) ко второму устройству с использованием протокола второго интерфейса без формирования сигнала повторной активизации для повторной активизации первого драйвера.11. A system (10) for transmitting data containing an integrated circuit (12) having at least a data output and a clock output, the data output being connected to a shared data bus (22), wherein the integrated circuit is configured to support a protocol the first interface and the protocol of the second interface, the first driver (14), configured to support the protocol of the first interface, the first driver being connected to a shared data bus for transferring data between the integrated circuit and the first device property (16) via a shared data bus using the protocol of the first interface, and a second driver (18) configured to support the protocol of the second interface, the second driver being connected to a shared data bus for transmitting data between the integrated circuit and the second device (20 ) on a shared data bus using a second interface protocol, characterized in that said clock output is connected to a shared clock bus (24), data transmission between the integrated circuit and the first device and between the integrated circuit and the second device is performed using clock signals received on the shared clock bus, the integrated circuit is designed to deactivate the first driver by transmitting the deactivation signal via the shared data bus, to activate the second drivers for performing data transfer between the integrated circuit and the second device and for transmitting data (80) to the second device using tocol second interface without reactivating the signal to reactivate the first driver. 12. Система по п.11, отличающаяся тем, что протокол первого интерфейса является протоколом интеллектуального коммуникационного интерфейса межсоединений.12. The system according to claim 11, characterized in that the protocol of the first interface is a protocol of an intelligent interconnect communication interface. 13. Система по п.12, отличающаяся тем, что протокол второго интерфейса представляет собой протокол интерфейса последовательного двухточечного соединения.13. The system of claim 12, wherein the second interface protocol is a serial point-to-point connection interface protocol. 14. Система по п.12, отличающаяся тем, что протокол второго интерфейса представляет собой протокол последовательного периферийного интерфейса.14. The system of claim 12, wherein the second interface protocol is a serial peripheral interface protocol. 15. Система по п.12, отличающаяся тем, что первый драйвер представляет собой драйвер (14) жидкокристаллического дисплея (ЖКД).15. The system according to item 12, wherein the first driver is a driver (14) of a liquid crystal display (LCD). 16. Система по п.12, отличающаяся тем, что интегральная схема выполнена с возможностью деактивации первого драйвера путем передачи адреса, не связанного с первым устройством.16. The system according to item 12, wherein the integrated circuit is configured to deactivate the first driver by transmitting an address not associated with the first device. 17. Система по п.12, отличающаяся тем, что интегральная схема выполнена с возможностью активизации второго драйвера с использованием линии (28) выбора интегральной схемы.17. The system of claim 12, wherein the integrated circuit is configured to activate a second driver using the integrated circuit selection line (28). 18. Система по п.12, отличающаяся тем, что интегральная схема выполнена с возможностью повторной активизации первого драйвера путем передачи условия остановки по совместно используемой шине данных после завершения передачи данных ко второму устройству.18. The system of claim 12, wherein the integrated circuit is configured to reactivate the first driver by transmitting a stop condition on a shared data bus after completion of data transfer to the second device. 19. Система по п.12, отличающаяся тем, что контроллер базовой полосы для работы в мобильном телефоне содержит интегральную схему, а протокол второго интерфейса представляет собой протокол интерфейса последовательных данных, отличающийся от протокола интеллектуального коммуникационного интерфейса межсоединений, и дополнительно содержит вывод выбора интегральной схемы для передачи сигнала активизации по линии выбора интегральной схемы для активизации интерфейса последовательных данных второго драйвера, а интегральная схема выполнена с возможностью контроля сигнала активизации.19. The system according to p. 12, characterized in that the baseband controller for operation in a mobile phone contains an integrated circuit, and the second interface protocol is a serial data interface protocol different from the protocol of the intelligent communication interface interconnects, and further comprises an output of the choice of integrated circuit for transmitting the activation signal along the selection line of the integrated circuit to activate the serial data interface of the second driver, and the integrated circuit is made with the ability to control the activation signal. 20. Система по п.19, отличающаяся тем, что интегральная схема выполнена с возможностью деактивации протокола интеллектуального коммуникационного интерфейса межсоединений первого драйвера путем передачи адреса, который не связан с первым драйвером.20. The system according to claim 19, characterized in that the integrated circuit is configured to deactivate the protocol of the intelligent communication interface of the interconnections of the first driver by transmitting an address that is not associated with the first driver. 21. Способ передачи данных между интегральной схемой (12) и множеством других устройств, причем интегральная схема использует протокол первого интерфейса для обмена данными с первым устройством (16) и протокол второго интерфейса для обмена данными со вторым устройством (20), при котором осуществляют перемежающуюся передачу (60) данных между интегральной схемой и первым устройством по совместно используемой шине данных (22) с использованием протокола первого интерфейса, причем упомянутая совместно используемая шина данных соединена с интегральной схемой, первым устройством и вторым устройством, деактивируют (64, 66) передачи данных, которые используют протокол первого интерфейса, и разрешают (76) передачи данных с использованием протокола второго интерфейса, в то время как передачи данных с использованием протокола первого интерфейса деактивированы, отличающийся тем, что при деактивировании передач данных, которые используют протокол первого интерфейса, осуществляют формирование (50=) сигнала (52=) условия запуска в совместно используемой шине данных и передачу выбранного адреса (70) по совместно используемой шине данных, причем выбранный адрес не используется никаким из устройств, которое использует протокол первого интерфейса и которое соединено с совместно используемой шиной данных, и передают (80) данные между интегральной схемой и вторым устройством по совместно используемой шине данных с использованием протокола второго интерфейса, причем передачу данных с использованием протокола второго интерфейса выполняют без повторной активизации передач данных, которые используют протокол первого интерфейса.21. A method of transmitting data between an integrated circuit (12) and many other devices, the integrated circuit using a first interface protocol for exchanging data with a first device (16) and a second interface protocol for exchanging data with a second device (20), wherein transmitting (60) data between the integrated circuit and the first device via the shared data bus (22) using the protocol of the first interface, said shared data bus being connected to the integral by the circuit, the first device and the second device, deactivate (64, 66) data transmissions that use the protocol of the first interface, and enable (76) data transmissions using the protocol of the second interface, while data transmissions using the protocol of the first interface are deactivated, characterized in that when deactivating data transmissions that use the protocol of the first interface, they generate (50 =) the signal (52 =) trigger conditions in the shared data bus and transmit the selected address (7 0) on a shared data bus, and the selected address is not used by any device that uses the protocol of the first interface and which is connected to a shared data bus, and transmit (80) data between the integrated circuit and the second device on a shared data bus using protocol of the second interface, and data transmission using the protocol of the second interface is performed without re-activating data transmissions that use the protocol of the first interface. 22. Способ по п.21, отличающийся тем, что протокол первого интерфейса является протоколом интеллектуального коммуникационного интерфейса межсоединений.22. The method according to item 21, wherein the first interface protocol is a protocol of an intelligent interconnect communication interface. 23. Способ по п.22, отличающийся тем, что при перемежающейся передаче данных между интегральной схемой и первым устройством формируют (50=) сигнал (52=) условия запуска в совместно используемой шине данных, передают адрес (56) первого устройства по совместно используемой шине данных, передают данные (60) по совместно используемой шине данных от интегральной схемы к первому устройству и формируют (64) сигнал (66) условия остановки в совместно используемой шине данных.23. The method according to item 22, wherein the alternating data transfer between the integrated circuit and the first device generates (50 =) a signal (52 =) trigger conditions in a shared data bus, transmit the address (56) of the first device via a shared to the data bus, transmitting data (60) via the shared data bus from the integrated circuit to the first device and generating (64) a signal (66) of the stop condition in the shared data bus. 24. Способ по п.21, отличающийся тем, что протокол второго интерфейса представляет собой протокол интерфейса последовательного двухточечного соединения.24. The method according to item 21, wherein the second interface protocol is a serial point-to-point connection interface protocol. 25. Способ по п.21, отличающийся тем, что при разрешении передач данных с использованием протокола второго интерфейса передают сигнал (76) активизации второго интерфейса по линии (28) выбора интегральной схемы.25. The method according to item 21, wherein when enabling data transfers using the second interface protocol, a second interface activation signal (76) is transmitted via the integrated circuit selection line (28). 26. Способ по п.21, отличающийся тем, что протокол второго интерфейса представляет собой протокол последовательного периферийного интерфейса.26. The method according to item 21, wherein the second interface protocol is a serial peripheral interface protocol. 27. Способ по п.21, отличающийся тем, что дополнительно повторно активизируют (64=, 66=) передачи данных, которые используют протокол первого интерфейса, после завершения передачи данных между интегральной схемой и вторым устройством.27. The method according to item 21, characterized in that it further re-activate (64 =, 66 =) the data transfer that uses the protocol of the first interface, after the data transfer between the integrated circuit and the second device is completed. 28. Система (10) для передачи данных, содержащая интегральную схему (12), имеющую по меньшей мере вывод данных, причем вывод данных связан с совместно используемой шиной данных (22), при этом интегральная схема выполнена с возможностью поддержки протокола первого интерфейса и протокола второго интерфейса, первый драйвер (14), выполненный с возможностью поддержки протокола первого интерфейса, причем первый драйвер связан с совместно используемой шиной данных для передачи данных между интегральной схемой и первым устройством (16) через совместно используемую шину данных с использованием протокола первого интерфейса, и второй драйвер (18), выполненный с возможностью поддержки протокола второго интерфейса, причем второй драйвер связан с совместно используемой шиной данных для передачи данных между интегральной схемой и вторым устройством (20) по совместно используемой шине данных с использованием протокола второго интерфейса, отличающаяся тем, что интегральная схема выполнена с возможностью деактивации первого драйвера путем передачи (70) по совместно используемой шине данных адреса, не связанного с первым устройством, для активизации второго драйвера для выполнения передач данных между интегральной схемой и вторым устройством и для передачи данных (80) ко второму устройству с использованием протокола второго интерфейса без формирования сигнала повторной активизации для повторной активизации первого драйвера.28. A data transmission system (10) comprising an integrated circuit (12) having at least data output, the data output being connected to a shared data bus (22), wherein the integrated circuit is configured to support a first interface protocol and a protocol the second interface, the first driver (14), configured to support the protocol of the first interface, the first driver being connected to a shared data bus for transferring data between the integrated circuit and the first device (16) through shared and a data bus using the protocol of the first interface, and a second driver (18) configured to support the protocol of the second interface, the second driver being connected to a shared data bus for transmitting data between the integrated circuit and the second device (20) via a shared data bus using a second interface protocol, characterized in that the integrated circuit is capable of deactivating the first driver by transmitting (70) via a shared address data bus Ca, not associated with the first device, to activate the second driver to perform data transfers between the integrated circuit and the second device and to transfer data (80) to the second device using the protocol of the second interface without generating a reactivation signal to reactivate the first driver. 29. Система по п.28, отличающаяся тем, что протокол первого интерфейса является протоколом интеллектуального коммуникационного интерфейса межсоединений.29. The system according to p. 28, characterized in that the first interface protocol is a protocol of an intelligent communication interface interconnects. 30. Система по п.29, отличающаяся тем, что протокол второго интерфейса представляет собой протокол интерфейса последовательного двухточечного соединения.30. The system of clause 29, wherein the second interface protocol is a serial point-to-point connection interface protocol. 31. Система по п.29, отличающаяся тем, что протокол второго интерфейса представляет собой протокол последовательного периферийного интерфейса.31. The system of clause 29, wherein the second interface protocol is a serial peripheral interface protocol. 32. Система по п.29, отличающаяся тем, что первый драйвер представляет собой драйвер (14) жидкокристаллического дисплея.32. The system according to clause 29, wherein the first driver is a driver (14) of the liquid crystal display. 33. Система по п.29, отличающаяся тем, что интегральная схема выполнена с возможностью активизации первого драйвера с использованием линии (28) выбора интегральной схемы.33. The system according to clause 29, wherein the integrated circuit is configured to activate the first driver using the integrated circuit selection line (28). 34. Система по п.29, отличающаяся тем, что интегральная схема выполнена с возможностью повторной активизации первого драйвера путем передачи сигнала условия остановки по совместно используемой шине данных после завершения передачи данных ко второму устройству.34. The system according to clause 29, wherein the integrated circuit is configured to reactivate the first driver by transmitting a stop condition signal on a shared data bus after completion of data transfer to the second device.
RU2001122810/09A 1999-01-15 1999-12-13 Set of interfaces RU2231230C2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/232,291 US6253268B1 (en) 1999-01-15 1999-01-15 Method and system for multiplexing a second interface on an I2C interface
US09/232,291 1999-01-15

Publications (2)

Publication Number Publication Date
RU2001122810A true RU2001122810A (en) 2003-07-10
RU2231230C2 RU2231230C2 (en) 2004-06-20

Family

ID=22872557

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2001122810/09A RU2231230C2 (en) 1999-01-15 1999-12-13 Set of interfaces

Country Status (13)

Country Link
US (1) US6253268B1 (en)
EP (1) EP1142210B1 (en)
JP (1) JP4480897B2 (en)
CN (1) CN1132381C (en)
AR (1) AR022134A1 (en)
AT (1) ATE254369T1 (en)
AU (1) AU3089700A (en)
DE (1) DE69912845D1 (en)
HK (1) HK1043678A1 (en)
MY (1) MY125638A (en)
RU (1) RU2231230C2 (en)
TR (1) TR200102017T2 (en)
WO (1) WO2000042740A1 (en)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7228363B1 (en) * 2000-04-05 2007-06-05 Rockwell Automation Technologies, Inc. Pointbus architecture and automatic sequential addressing
US7721079B2 (en) 2000-04-10 2010-05-18 Rockwell Automation Technologies, Inc. Pointbus architecture and automatic sequential addressing
US6873842B2 (en) * 2001-03-30 2005-03-29 Xilinx, Inc. Wireless programmable logic devices
US6799233B1 (en) * 2001-06-29 2004-09-28 Koninklijke Philips Electronics N.V. Generalized I2C slave transmitter/receiver state machine
JP3844120B2 (en) * 2001-10-19 2006-11-08 株式会社ルネサステクノロジ Semiconductor device
US6874050B2 (en) * 2002-01-16 2005-03-29 Hewlett-Packard Development Company, L.P. Circuit and method for expanding a serial bus
US20030184066A1 (en) * 2002-03-22 2003-10-02 Thomas Stierle Synchronous communication interface sharing for communicating with a plurality of devices
US6816939B2 (en) * 2002-05-09 2004-11-09 International Business Machines Corporation Apparatus for supporting I2C bus masters on a secondary side of an I2C multiplexor
US7313096B2 (en) * 2002-05-20 2007-12-25 Microsoft Corporation Multiplexing a communication port
KR100466328B1 (en) * 2002-08-27 2005-01-14 현대 이미지퀘스트(주) Method for securing reliablity of Inter-Integrated Circuit communication
EP1365252B1 (en) * 2002-10-29 2004-09-22 Agilent Technologies Inc. a Delaware Corporation Current direction detection
US7206989B2 (en) * 2002-11-20 2007-04-17 Intel Corporation Integrated circuit having multiple modes of operation
US7543085B2 (en) * 2002-11-20 2009-06-02 Intel Corporation Integrated circuit having multiple modes of operation
JP2004282204A (en) * 2003-03-13 2004-10-07 Renesas Technology Corp Communication module and transceiver integrated circuit
US7093033B2 (en) * 2003-05-20 2006-08-15 Intel Corporation Integrated circuit capable of communicating using different communication protocols
US7073008B2 (en) * 2003-09-15 2006-07-04 Media Tek Inc. Method of function activation on a bridge system
WO2005083577A2 (en) * 2004-02-18 2005-09-09 Koninklijke Philips Electronics N. V. Integrated circuit with two different bus control units
US7366809B2 (en) * 2004-04-12 2008-04-29 Texas Instruments Incorporated Pipelined stop, start, address byte, and data byte technique and circuit for I2C logic system
US7418528B2 (en) * 2004-07-22 2008-08-26 Texas Instruments Incorporated Multimode, multiline data transfer system and method of operating the same
CN100459612C (en) * 2004-12-31 2009-02-04 北京中星微电子有限公司 A communication transmission control device and method for implementing communication protocol control
JP4356997B2 (en) 2005-03-15 2009-11-04 キヤノン株式会社 Communication apparatus and communication method thereof
JP4502389B2 (en) 2005-03-15 2010-07-14 キヤノン株式会社 COMMUNICATION DEVICE AND ITS CONTROL METHOD
JP4366323B2 (en) 2005-03-15 2009-11-18 キヤノン株式会社 COMMUNICATION DEVICE AND ITS CONTROL METHOD
US7636796B2 (en) * 2006-09-15 2009-12-22 Microsoft Corporation Smart interconnect for modular multi-component embedded devices
US8125243B1 (en) 2007-03-12 2012-02-28 Cypress Semiconductor Corporation Integrity checking of configurable data of programmable device
US10684974B1 (en) 2007-03-12 2020-06-16 Cypress Semiconductor Corporation Auto-switching communication interface
US8060661B1 (en) 2007-03-27 2011-11-15 Cypress Semiconductor Corporation Interface circuit and method for programming or communicating with an integrated circuit via a power supply pin
US7873774B2 (en) * 2008-02-01 2011-01-18 Telefonaktiebolaget Lm Ericsson (Publ) Connections and dynamic configuration of interfaces for mobile phones and multifunctional devices
JP5444911B2 (en) * 2009-07-23 2014-03-19 富士通株式会社 Transmission / reception control device, electronic device, data transmission method, and control program
TW201123723A (en) * 2009-12-31 2011-07-01 Alcor Micro Corp I2C/SPI control interface circuitry, integrated circuit structure, and bus structure thereof
US8909841B2 (en) * 2012-10-04 2014-12-09 Linear Technology Corporation Configurable serial interface
CN102929828B (en) * 2012-10-18 2016-01-06 广东欧珀移动通信有限公司 Support data transmission method and the device of standard and non-standard I 2C interface simultaneously
US9519603B2 (en) 2013-09-09 2016-12-13 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
US10353837B2 (en) 2013-09-09 2019-07-16 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
US9690725B2 (en) 2014-01-14 2017-06-27 Qualcomm Incorporated Camera control interface extension with in-band interrupt
US9996488B2 (en) 2013-09-09 2018-06-12 Qualcomm Incorporated I3C high data rate (HDR) always-on image sensor 8-bit operation indicator and buffer over threshold indicator
JP2016538624A (en) * 2013-10-08 2016-12-08 クアルコム,インコーポレイテッド Coexistence of I2C slave device and camera control interface expansion device on shared control data bus
KR20160070171A (en) 2013-10-09 2016-06-17 퀄컴 인코포레이티드 ERROR DETECTION CAPABILITY OVER CCIe PROTOCOL
US9684624B2 (en) 2014-01-14 2017-06-20 Qualcomm Incorporated Receive clock calibration for a serial bus
US9852104B2 (en) 2014-02-20 2017-12-26 Qualcomm Incorporated Coexistence of legacy and next generation devices over a shared multi-mode bus
US10139875B2 (en) 2014-02-20 2018-11-27 Qualcomm Incorporated Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus
US9710423B2 (en) * 2014-04-02 2017-07-18 Qualcomm Incorporated Methods to send extra information in-band on inter-integrated circuit (I2C) bus
US10417172B2 (en) * 2014-04-28 2019-09-17 Qualcomm Incorporated Sensors global bus
US9734121B2 (en) * 2014-04-28 2017-08-15 Qualcomm Incorporated Sensors global bus
US10241955B2 (en) * 2014-06-18 2019-03-26 Qualcomm Incorporated Dynamically adjustable multi-line bus shared by multi-protocol devices
US10007628B2 (en) * 2014-06-18 2018-06-26 Qualcomm Incorporated Dynamically adjustable multi-line bus shared by multi-protocol devices
KR102285749B1 (en) 2014-11-10 2021-08-05 삼성전자주식회사 System on chip having semaphore function and emplementing method thereof
EP3460616B1 (en) * 2014-11-20 2021-03-24 SZ DJI Technology Co., Ltd. Addressing method for functional modules of a movable object
US20170371830A1 (en) * 2016-06-28 2017-12-28 Qualcomm Incorporated Accelerated i3c master stop
WO2019070361A1 (en) * 2017-10-03 2019-04-11 Qualcomm Incorporated Dynamically adjustable multi-line bus shared by multi-protocol devices
KR102439017B1 (en) * 2017-11-30 2022-09-01 엘지디스플레이 주식회사 Display device and interface method thereof
CN109783416A (en) * 2019-01-03 2019-05-21 深圳市度申科技有限公司 SPI shares method, circuit and the electronic equipment of GPIO from equipment and I2C from equipment
US11397700B2 (en) 2020-10-06 2022-07-26 Haier Us Appliance Solutions, Inc. Appliance with serial peripheral interface monitor for inter-integrated circuit bus
CN112286854A (en) * 2020-10-12 2021-01-29 杭州德旺信息技术有限公司 Multiplexing system, method and storage medium for UART interface and SPI interface
CN113641610A (en) * 2021-06-30 2021-11-12 荣耀终端有限公司 Processor interface circuit, time-sharing multiplexing method of processor interface and electronic equipment
TWI799201B (en) * 2022-03-23 2023-04-11 新唐科技股份有限公司 Detection method and detection device
CN114780462B (en) * 2022-04-28 2023-08-04 苏州浪潮智能科技有限公司 Communication link switching control circuit, communication link and server

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1226638A (en) 1982-08-19 1987-09-08 Mitsuji Takao Data communication method
US4972432A (en) 1989-01-27 1990-11-20 Motorola, Inc. Multiplexed synchronous/asynchronous data bus
US5276857A (en) * 1991-04-26 1994-01-04 Motorola, Inc. Data processing system with shared control signals and a state machine controlled clock
US5386579A (en) 1991-09-16 1995-01-31 Integrated Device Technology, Inc. Minimum pin-count multiplexed address/data bus with byte enable and burst address counter support microprocessor transmitting byte enable signals on multiplexed address/data bus having burst address counter for supporting signal datum and burst transfer
US5376928A (en) 1992-09-18 1994-12-27 Thomson Consumer Electronics, Inc. Exchanging data and clock lines on multiple format data buses
DE69322372T2 (en) 1993-04-06 1999-04-29 St Microelectronics Srl Interface circuit between a control bus and an integrated circuit suitable for two different protocol standards
GB2288954B (en) 1994-04-15 1998-10-14 Vlsi Technology Inc Method and apparatus for providing programmable serial communications
US5794014A (en) * 1994-06-27 1998-08-11 Cirrus Logic, Inc. Method and apparatus for interfacing between peripherals of multiple formats and a single system bus
GB9414331D0 (en) 1994-07-15 1994-09-07 Thomson Consumer Electronics Combined I*C and IM bus architecture
US5621901A (en) 1994-10-31 1997-04-15 Intel Corporation Method and apparatus for serial bus elements of an hierarchical serial bus assembly to electrically represent data and control states to each other
US5793993A (en) 1995-01-26 1998-08-11 General Magic, Inc. Method for transmitting bus commands and data over two wires of a serial bus
US5710908A (en) 1995-06-27 1998-01-20 Canon Kabushiki Kaisha Adaptive network protocol independent interface
US5568471A (en) * 1995-09-06 1996-10-22 International Business Machines Corporation System and method for a workstation monitoring and control of multiple networks having different protocols
FR2740238B1 (en) * 1995-10-19 1997-12-05 Sgs Thomson Microelectronics INTEGRATED DDC CELL DEDICATED TO A MICROPROCESSOR
US5815426A (en) * 1996-08-13 1998-09-29 Nexcom Technology, Inc. Adapter for interfacing an insertable/removable digital memory apparatus to a host data part
US6516204B1 (en) 1996-10-01 2003-02-04 Sierra Wireless, Inc. Combination internal modem and PC card radio operable in multiple modes
US5771360A (en) * 1996-10-21 1998-06-23 Advanced Micro Devices, Inc. PCI bus to target integrated circuit interconnect mechanism allowing multiple bus masters and two different protocols on the same bus

Similar Documents

Publication Publication Date Title
RU2001122810A (en) ALTERNATION OF INTERFACES
US6253268B1 (en) Method and system for multiplexing a second interface on an I2C interface
EP0278264B1 (en) Data processing system with overlap bus cycle operations
EP2676204B1 (en) Serial interface
JPH0475700B2 (en)
EP1459192A1 (en) Wireless data communication bus system
JPH07287624A (en) Computer system capable of docking, data communication method, portable computer and method of giving notification signal to computer system capable of docking
CN102207920B (en) Conversion bridge for conversion from BVCI (basic virtual component interface) bus to AHB (advanced high performance bus)
US6175887B1 (en) Deterministic arbitration of a serial bus using arbitration addresses
US10545886B2 (en) Clock line driving for single-cycle data over clock signaling and pre-emption request in a multi-drop bus
WO2016205400A1 (en) Serial interface with bit-level acknowledgement and error correction
EP3729284A1 (en) Efficient technique for communicating between devices over a multi-drop bus
KR101082333B1 (en) Apparatus and method for controlling operation state of physical layer
WO2019112698A1 (en) Protocol-framed clock line driving for device communication over master-originated clock line
CA2414039A1 (en) Auto-detecting universal appliance communication controller
JPS6361533A (en) Serial data transfer device
CN115605854A (en) Providing validation for system power management interface
CN111130678A (en) Data transmission method, device, equipment and computer readable storage medium
JPH0238527Y2 (en)
JPH06274449A (en) Bus fight inhibiting circuit
WO2000049508A1 (en) Interface and method for communication
KR100962306B1 (en) Bidirectional data transmission apparatus and the method thereof for embedded system
KR100292060B1 (en) Message transfer system for functional modules in private branch exchange
JP2005348224A (en) Radio communication method and radio communication apparatus
WO2008078146A1 (en) Data transfer