KR100466328B1 - Method for securing reliablity of Inter-Integrated Circuit communication - Google Patents

Method for securing reliablity of Inter-Integrated Circuit communication Download PDF

Info

Publication number
KR100466328B1
KR100466328B1 KR10-2002-0050905A KR20020050905A KR100466328B1 KR 100466328 B1 KR100466328 B1 KR 100466328B1 KR 20020050905 A KR20020050905 A KR 20020050905A KR 100466328 B1 KR100466328 B1 KR 100466328B1
Authority
KR
South Korea
Prior art keywords
communication
chip
condition
state
stop condition
Prior art date
Application number
KR10-2002-0050905A
Other languages
Korean (ko)
Other versions
KR20040019232A (en
Inventor
최영봉
Original Assignee
현대 이미지퀘스트(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대 이미지퀘스트(주) filed Critical 현대 이미지퀘스트(주)
Priority to KR10-2002-0050905A priority Critical patent/KR100466328B1/en
Publication of KR20040019232A publication Critical patent/KR20040019232A/en
Application granted granted Critical
Publication of KR100466328B1 publication Critical patent/KR100466328B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation

Abstract

본 발명은 I2C 통신방법을 사용하는 모든 분야에서 신뢰성을 확보하기 위해서, I2C를 사용한 칩간 통신에서 동작 시작을 나타내는 스타트 컨디션(start condition ; S) 전에 스톱 컨디션(stop condition ; P)을 추가하여, 모든 칩들의 이전상태가 어떤상태인지에 상관없이 스톱 컨디션(P)으로 인하여 MCU를 비롯한 기타 IC들을 리스타트(restart)시켜 매번 동일한 조건에서 동작을 시작하게 함으로써 I2C 통신의 IC칩간 통신 신뢰성을 향상시키는 것을 특징으로 한다.In order to secure reliability in all fields using the I2C communication method, the present invention adds a stop condition (P) before the start condition (S) indicating the start of operation in the chip-to-chip communication using the I2C. The stop condition (P) restarts the MCU and other ICs to start operation under the same conditions each time, regardless of the state of the chips, to improve the IC-to-IC communication reliability of the I2C communication. It features.

Description

I2C 통신의 신뢰성 확보방법{Method for securing reliablity of Inter-Integrated Circuit communication}Method for securing reliablity of Inter-Integrated Circuit communication}

본 발명은 I2C(Inter-Integrated Circuit) 통신에 관한 것으로, 특히 I2C 통신을 사용하는 모든 전자기기에서 신뢰성을 확보하는 I2C 통신의 신뢰성 확보방법에 관한 것이다.The present invention relates to inter-integrated circuit (I2C) communication, and more particularly, to a method for securing reliability of I2C communication for securing reliability in all electronic devices using I2C communication.

I2C는 칩간 통신의 방법으로서, 각 소자간의 데이터 전송을 위해 사용하는 데이터 선로로, 데이터와 클럭을 각각 전송하는 2개의 라인으로 통신이 가능하며, 또한 I2C로 연결된 기기는 소프트웨어적으로 접근이 가능하고 다중 마스터가 동시에 같은 버스에 존재할 수 있다.I2C is a method of chip-to-chip communication. It is a data line used for data transfer between devices, and can be communicated with two lines that transmit data and clock, respectively. Multiple masters can exist on the same bus at the same time.

여기서, 상기 2개의 라인은 시리얼 데이터(Serial Data ; SDA)를 전송하는데이터 라인과 시리얼 클럭(Serial Clock ; SCL)을 전송하는 클럭 라인으로 이루어진다. 따라서, 마스터에서 클럭 라인을 통해 클럭을 전송하고, 데이터 라인을 통해 데이터와 어드레스를 전송하면, 종속장치(슬레이브)에서는 클럭 라인을 통해 전송된 클럭에 동기되어 데이터 라인을 통해 전송된 데이터와 어드레스를 수신하게 된다.Here, the two lines include a data line for transmitting serial data (SDA) and a clock line for transmitting a serial clock (SCL). Therefore, when the master transmits the clock through the clock line and the data and the address through the data line, the slave device (slave) synchronizes the clock and the data transmitted through the data line with the clock transmitted through the clock line. Will be received.

상기와 같은 특성을 갖는 I2C를 도1을 참조하여 설명하면, 다음과 같다.Referring to Figure 1 I2C having the above characteristics, as follows.

도1의 (a)는 I2C의 동작 타이밍 도면으로, 상기 클럭 신호(SCL)가 하이(high)인 상태에서 데이터 신호(CDA)가 하이상태에서 로(low)상태로 떨어질때, 동작 시작인 스타트 컨디션(S)을 나타내며, 반대로 클럭 신호(SCL)가 하이인 상태에서 데이터 신호(SDA)가 로상태에서 하이상태로 내려갈때, 동작 종료인 스톱 컨디션(P)을 나타낸다. 또한, 도1의 (b)는 마스터장치와 종속장치(슬레이브) 사이의 데이터 전송을 나타내는 동작 타이밍 도면으로, 상기 클럭 신호(SCL)는 주로 마스터 기기에 의해 제어되고, 데이터 신호(SDA)는 상황에 따라 데이터를 송신하는 측에서 주로 제어하게 되며, 하나의 전송 프레임은 하나 이상의 어드레스 바이트 또는 데이터 바이트와, 스타트 컨디션(S), 스톱 컨디션(P), 동작(Acknowledge ; Ack) 그리고, 슬레이브 인터럽트(Slave interrupt) 등으로 구성된다. 스타트 컨디션(S)과 스톱 컨디션(P) 조건은 마스터 기기에 의해 제어되고, 동작(Ack) 조건은 데이터 수신단에서 제어하며, 정상적인 데이터 수신 여부를 송신단에 알려주고, 슬레이브 인터럽트는 종속장치에서 마스터 장치로 대기신호를 보내고자 할 때 사용된다.Fig. 1A is an operation timing diagram of I2C. When the clock signal SCL is high and the data signal CDA falls from a high state to a low state, the operation starts. The condition S is indicated and, on the contrary, when the data signal SDA goes from the low state to the high state while the clock signal SCL is high, it indicates the stop condition P which is the end of the operation. Fig. 1B is an operation timing diagram showing data transfer between a master device and a slave device (slave), wherein the clock signal SCL is mainly controlled by the master device, and the data signal SDA is a situation. According to the data transmission side, one transmission frame includes one or more address bytes or data bytes, a start condition (S), a stop condition (P), an operation (Ack), and a slave interrupt ( Slave interrupt). Start condition (S) and stop condition (P) conditions are controlled by the master device, and the operation condition (Ack) condition is controlled by the data receiving end, and it informs the transmitting end whether the normal data is received, and the slave interrupt is sent from the slave device to the master device. Used to send a wait signal.

상기와 같은 I2C 통신방법은 최근 모니터, 오디오, 컴퓨터 등 기타 모든 가전기기의 디지탈 부분에서 칩간의 통신을 위하여 널리 사용되고 있으며, 그 하나의 예로서, 모니터는 아날로그부와 디지탈부가 공존하는 제품으로, 여러가지 오동작을 일으킬 수 있는 변수를 가지고 있다.Recently, the I2C communication method is widely used for communication between chips in digital parts of all other home appliances such as monitors, audio, computers, and the like. As one example, a monitor is a product in which an analog part and a digital part coexist. It has a variable that may cause a malfunction.

일반적으로 I2C 통신방법을 사용한 개략적인 플로우를 간단히 살펴보면, 다음 도2에 나타내는 바와 같이 나타낼 수 있다. 파워를 온시키면(200), MCU, X-TAL 오실레이터 및 기타 IC들이 동작을 하게 되며(210), 이때 I2C를 사용한 칩간 통신에서 동작 시작을 나타내는 스타트 컨디션(S)(220)에 의해 칩 어드레스가 전송(230) 및 리시브 데이터가 전송(240)되고, 스톱 컨디션에 의해 신호가 종료된다.In general, the schematic flow using the I2C communication method will be briefly described as shown in FIG. When the power is turned on (200), the MCU, the X-TAL oscillator and other ICs are operated (210), and the chip address is set by the start condition (S) 220 indicating the start of operation in the chip-to-chip communication using I2C. Transmission 230 and receive data are transmitted 240, and the signal is terminated by the stop condition.

상기와 같은 일반적인 플로우에서 아날로그 상의 변수, 예컨대 파워 온시 발생하는 노이즈가 MCU를 비롯한 기타 IC등을 오동작시켜 누구도 예측할 수 없는 불량을 일으킨다는 문제점이 있다.In the general flow as described above, there is a problem that a noise on the analog, for example, noise generated at power-on malfunctions the MCU and other ICs and causes an unpredictable defect.

상기와 같이, 파워 온시 아날로그부에서는 노이즈가 발생하고, 이때 디지탈부는 누구도 예측할 수 없는 불안정한 상태가 되어 아무도 예측할 수 없으며 또한 재현불가능한 여러가지 증상의 불량을 발생시킬 수 있다.As described above, noise is generated in the analog unit at power-on, and the digital unit may be in an unstable state where no one can predict, and may cause defects of various symptoms that cannot be predicted by anyone and can not be reproduced.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 아날로그 상의 변수가 디지탈부의 MCU를 비롯한 기타 IC들에 영향이 미치지 않도록 I2C 통신의 신뢰성을 확보하는데 그 목적이 있다.Accordingly, an object of the present invention is to solve the above problems, and an object thereof is to secure reliability of I2C communication so that a variable on an analog does not affect other ICs including the MCU of the digital unit.

본 발명의 상기 및 그 이외의 목적과 신규한 특징은 본 명세서의 기술 및 첨부도면에서 명백하게 될 것이다.The above and other objects and novel features of the present invention will become apparent from the description and the accompanying drawings.

도1의 (a)는 I2C의 동작 타이밍 도면, (b)는 마스터장치와 종속장치(슬레이브) 사이의 동작 타이밍 도면,1A is an operation timing diagram of I2C, (b) is an operation timing diagram between a master device and a slave device (slave),

도2는 종래의 I2C 통신방법을 사용한 개략적인 플로우 도면,2 is a schematic flow diagram using a conventional I2C communication method;

도3은 본 발명에 따른 I2C 통신방법을 사용한 개략적인 플로우 도면이다.3 is a schematic flow diagram using an I2C communication method according to the present invention.

상기와 같은 목적을 달성하기 위하여, 본 발명은 I2C 통신방법을 사용하는 모든 전자기기 분야에서 I2C를 사용한 칩간 통신에서 동작 시작을 나타내는 스타트 컨디션(S) 전에 스톱 컨디션(P)을 추가하여, 모든 칩들의 이전상태가 어떤상태인지에 상관없이 스톱 컨디션(P)으로 인하여 MCU를 비롯한 기타 IC들을 리스타트(restart)시켜 매번 동일한 조건에서 동작을 시작하게 함으로써 I2C 통신의 IC칩간 통신의 신뢰성을 향상시키는 것을 특징으로 한다.In order to achieve the above object, the present invention adds a stop condition (P) before the start condition (S) indicating the start of operation in the chip-to-chip communication using I2C in all the electronic device field using the I2C communication method, all chips The stop condition (P) restarts the MCU and other ICs to start operation under the same conditions each time, regardless of their previous state, thereby improving the reliability of IC-to-IC communication in I2C communication. It features.

I2C를 사용한 칩간 통신방법은 모니터, 오디오, 컴퓨터 및 기타 모든 가전기기의 디지탈부에 사용가능하지만, 본 발명의 일실시형태에서는 모니터에 대하여 설명한다.The chip-to-chip communication method using I2C can be used in digital parts of monitors, audio, computers, and all other home appliances, but one embodiment of the present invention describes a monitor.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명한다. 또한, 실시예를 설명하기 위한 전 도면에 있어서, 동일한 기능을 가지는 부재에는 동일한 부호를 붙여, 그 반복의 설명은 생략한다.Hereinafter, with reference to the accompanying drawings the present invention will be described in detail. In addition, in all the drawings for demonstrating an Example, the same code | symbol is attached | subjected to the member which has the same function, and the description of the repetition is abbreviate | omitted.

예컨대, 일반적으로 모니터는 개략적으로 MCU, 편향IC, 비디오 프리앰프, EEPROM 등의 디지탈부와, 파워, 편향코일, 고압발생장치, CDT 등의 아날로그부로 이루어져 있다.For example, a monitor generally includes a digital unit such as an MCU, a deflection IC, a video preamp, and an EEPROM, and an analog unit such as a power, a deflection coil, a high voltage generator, and a CDT.

상기 아날로그부에서는 파워를 온/오프할 때, 항상 일정치 않은 노이즈를 발생시키며, 또한 상기 노이즈는 MCU를 비롯한 디지탈부에 영향을 미쳐, 디지탈부에서 오동작을 일으킬 수 있다.When the power is turned on or off in the analog unit, the noise is always generated. The noise also affects the digital unit including the MCU, which may cause a malfunction in the digital unit.

상기 디지탈부에서 I2C 통신방법으로 구현된 칩들간의 통신에서의 데이터 전송은, 파워를 온/오프하면 파워 온/오프시 발생하는 각종 노이즈로 인하여 정상상태와는 달리 불안정한 상태가 때때로 발생할 수도 있어 MCU를 비롯한 여러 IC의 상태가 불규칙하게 동작하여 로직-앤드(Logic-And)로 구성되어진 I2C 라인의 클럭 신호(SCL) 또는 데이터 신호(SDA)가 원치않는, 예컨대 데이터 신호(SDA)가 로(low)상태에서 하이(high)상태로 변하여야 하나 로상태로 유지되는 등 여러가지 오동작으로 인하여 모니터는 정상동작을 하지 않으므로, I2C 통신전에, 즉 스타트 컨디션(S)을 전송하기 전에, 스톱 명령을 추가하여 전원 인가후에 I2C 라인 및 MCU가 어떠한 상태에 있는지 모르지만 모든 명령을 스톱함으로써 간혹 발생할 수 있는 불안정한 상태에 있을 수 있는 IC들을 리스타트시킴으로 I2C 통신의 신뢰성을 확보할 수 있다.In the digital unit, data transmission in the communication between the chips implemented by the I2C communication method may occur in an unstable state unlike the normal state due to various noises generated during power on / off when the power is turned on / off. The state of the various ICs, such as and other devices, may be irregular, such that the clock signal (SCL) or data signal (SDA) of the I2C line configured as logic-and is not desired, for example, the data signal (SDA) is low. The monitor does not operate normally due to various malfunctions, such as changing from the high state to the high state but maintaining the low state. Therefore, add a stop command before I2C communication, that is, before transmitting the start condition (S). Restarts ICs that do not know what state the I2C line and MCU are in after power up but may be in an unstable state that can occur occasionally by stopping all commands. Sikimeuro can ensure the reliability of I2C communications.

도3에 나타내는 바와 같이 플로우로 나타내면 다음과 같다.As shown in Fig. 3, the flow is as follows.

파워를 온시키면(200), MCU, X-TAL 오실레이터 및 기타 IC들이 동작을 하게 되고(210), I2C 통신전에 스톱 컨디션(P)(250)을 추가하여 I2C 라인 및 MCU가 어떠한 상태에 있는지 모르지만 스톱 컨디션(P)(250)으로 인하여 불안정한 상태의 MCU를 비롯한 IC들을 리스타트하여, 매번 일정한 조건에서 스타트 컨디션(S)(220)에 의해 칩 어드레스 전송(230)및 데이터가 전송(240)되며, 스톱 컨디션에 의해 신호가 종료되므로 I2C 통신의 신뢰성을 확보할 수 있다.When powered on (200), the MCU, X-TAL oscillator and other ICs will operate (210) and add a stop condition (P) 250 before the I2C communication so that the I2C line and MCU are not in what state. The ICs including the MCU in an unstable state due to the stop condition (P) 250 are restarted, and the chip address transmission 230 and the data are transmitted 240 by the start condition S 220 each time under a predetermined condition. In addition, since the signal is terminated by the stop condition, the reliability of the I2C communication can be secured.

이상 설명에서 주로 본 발명자에 의해 행해진 발명은 그 배경이 된 이용분야중의 하나인 모니터에 대해서 설명했지만, 본 발명은 이것에 한정되는 것이 아니고, I2C 통신방법으로 구현된, 예컨대 오디오, 컴퓨터등 모든 전자기기에 적용할 수 있다.In the above description, the invention mainly made by the present inventors described a monitor which is one of the background applications, but the present invention is not limited to this, but is implemented by the I2C communication method, for example, audio, computer, etc. Applicable to electronic devices.

이상에서 설명한 바와 같이, 본 발명은 I2C를 사용한 칩간 통신에서 동작 시작을 나타내는 스타트 컨디션(S) 전에 스톱 컨디션을 추가하여, 모든 칩들의 이전상태가 어떤상태인지에 상관없이 스톱 컨디션(P)으로 인하여 MCU를 비롯한 기타 IC들을 리스타트(restart)시켜 매번 동일한 조건에서 동작을 시작하게 함으로써 I2C 통신의 IC칩간 통신의 신뢰성을 확보할 수 있다는 효과가 있다.As described above, the present invention adds the stop condition before the start condition (S) indicating the start of operation in the chip-to-chip communication using the I2C, due to the stop condition (P) regardless of the state of the previous state of all chips By restarting the MCU and other ICs to start the operation under the same conditions every time, the IC-to-IC communication reliability can be secured.

Claims (1)

I2C 통신방법을 사용하는 모든 분야에서 신뢰성을 확보하기 위해서,In order to ensure reliability in all fields using I2C communication method, I2C를 사용한 칩간 통신에서 동작 시작을 나타내는 스타트 컨디션(start condition ; S) 전에 스톱 컨디션(stop condition ; P)을 추가하여, 모든 칩들의 이전상태가 어떤상태인지에 상관없이 스톱 컨디션(P)으로 인하여 MCU를 비롯한 기타 IC들을 리스타트(restart)시켜 매번 동일한 조건에서 동작을 시작하게 함으로써 I2C통신의 IC칩간 통신의 신뢰성을 향상시키는 것을 특징으로 하는 I2C 통신의 신뢰성 확보방법.In the chip-to-chip communication using I2C, a stop condition (P) is added before the start condition (S) indicating the start of operation, due to the stop condition (P) regardless of what state the previous state of all chips is in. A method of securing reliability of I2C communication, characterized by improving the reliability of communication between IC chips of I2C communication by restarting the MCU and other ICs to start operation under the same conditions every time.
KR10-2002-0050905A 2002-08-27 2002-08-27 Method for securing reliablity of Inter-Integrated Circuit communication KR100466328B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0050905A KR100466328B1 (en) 2002-08-27 2002-08-27 Method for securing reliablity of Inter-Integrated Circuit communication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0050905A KR100466328B1 (en) 2002-08-27 2002-08-27 Method for securing reliablity of Inter-Integrated Circuit communication

Publications (2)

Publication Number Publication Date
KR20040019232A KR20040019232A (en) 2004-03-05
KR100466328B1 true KR100466328B1 (en) 2005-01-14

Family

ID=37324205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0050905A KR100466328B1 (en) 2002-08-27 2002-08-27 Method for securing reliablity of Inter-Integrated Circuit communication

Country Status (1)

Country Link
KR (1) KR100466328B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980014552A (en) * 1996-08-13 1998-05-25 배순훈 Multiple IC control method in IIC bus control system
KR19990055462A (en) * 1997-12-27 1999-07-15 구본준 IC interface circuit
EP0996068A2 (en) * 1998-10-21 2000-04-26 Sun Microsystems, Inc. Deterministic arbitration of a serial bus using arbitration addresses
US6253268B1 (en) * 1999-01-15 2001-06-26 Telefonaktiebolaget L M Ericsson (Publ) Method and system for multiplexing a second interface on an I2C interface
JP2002063080A (en) * 2000-08-15 2002-02-28 Sony Corp Interface device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980014552A (en) * 1996-08-13 1998-05-25 배순훈 Multiple IC control method in IIC bus control system
KR19990055462A (en) * 1997-12-27 1999-07-15 구본준 IC interface circuit
EP0996068A2 (en) * 1998-10-21 2000-04-26 Sun Microsystems, Inc. Deterministic arbitration of a serial bus using arbitration addresses
US6253268B1 (en) * 1999-01-15 2001-06-26 Telefonaktiebolaget L M Ericsson (Publ) Method and system for multiplexing a second interface on an I2C interface
JP2002063080A (en) * 2000-08-15 2002-02-28 Sony Corp Interface device

Also Published As

Publication number Publication date
KR20040019232A (en) 2004-03-05

Similar Documents

Publication Publication Date Title
US7509446B2 (en) IIC bus communication system capable of suppressing freeze of IIC bus communication due to a noise and method for controlling IIC bus communication
KR101790900B1 (en) Camera control interface extension bus
US20080086578A1 (en) Integrated circuit device having send/receive macro for serial transfer bus
US20100223486A1 (en) Method and system for i2c clock generation
WO2018112239A1 (en) Hard reset over i3c bus
KR100687923B1 (en) Master device, control method thereof and electronic apparatus having master device
CN110032533B (en) C-type universal serial bus interface circuit and pin bypass method thereof
JP2010086524A (en) Bridge device with function to save power
US20180173667A1 (en) Hard reset over i3c bus
JPH09265436A (en) Data transfer device
US5951669A (en) Method and apparatus for serialized interrupt transmission
US9436647B2 (en) IIC bus start-stop detection circuit
WO2007030978A1 (en) Method, reset apparatus and equipment for realizing reset of master device in i2c bus
CN101118528A (en) Method and apparatus for recovering I2C bus locked by slave device
US20090119439A1 (en) Structure compatible with i2c bus and system management bus and timing buffering apparatus thereof
US10031870B2 (en) Semiconductor device and control method thereof
JP2003308257A (en) Data transfer system
US8560877B2 (en) Image processing apparatus and method of transmitting reference clock
KR102169033B1 (en) power optimization system and Method of driving the same
CN110750374A (en) Watchdog circuit and control method thereof
KR100466328B1 (en) Method for securing reliablity of Inter-Integrated Circuit communication
CN217606356U (en) Switching control circuit, mainboard and electronic equipment
US11023408B2 (en) I3C single data rate write flow control
TWI605338B (en) Monitoring and management system and method using the same
KR20080020909A (en) Electronic device and i2c communication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131127

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141202

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160106

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170106

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180108

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 15