Claims (10)
1. Цифровая вычислительная система для обработки аналоговой радиолокационной информации, состоящая из блока преобразования входной и выходной информации, содержащего модуль питания, и блока обработки информации, содержащего стандартный системный блок Intel-совместимой ЭВМ с модулями стандартной конфигурации и модулем математического акселератора, подключенными к внутренней системной шине, а также пульта оператора с клавиатурой, видеомонитора, подключенных к системному блоку персональной ЭВМ блока обработки информации, распределительной коробки, соединенной по цепям управления с пультом оператора и центральным приводом сервосистемы и цепям электропитания с видеомонитором, блоком преобразования входной и выходной информации и блоком обработки информации, отличающаяся тем, что блок преобразования входной и выходной информации дополнительно содержит четыре модуля аналого-цифровых преобразователей (АДП), по два входа двух первых модулей соединены с радиолокационной станцией, один вход третьего модуля АДП - с центральным приводом сервосистемы, а второй вход третьего модуля АЦП и два входа четвертого модуля АЦП с гироазимутгоризонталью, модуль управления аналого-цифровыми преобразователями, первый вход-выход которого соединен по внутренней шине блока преобразования входной и выходной информации с третьими входами-выходами модулей аналого-цифровых преобразователей, модуль релейных команд, первый вход которого соединен с танковой навигационной аппаратурой, два входа-выхода соединены соответственно с радиолокационной станцией и линейными цепями радиоприемника и радиопередатчика, блок обработки информации дополнительно содержит модуль обмена телекодовой информацией, вход, выход и вход-выход которого соединены соответственно с выходом радиоприемника, радиопередатчика и третьим входом-выходом модуля релейных команд, модуль преобразования сигналов для сопряжения с центральным процессором, два входа-выхода которого соединены соответственно со вторым входом-выходом модуля управления аналого-цифровыми преобразователями и радиолокационной станцией, тренировочный модуль, два входа-выхода которого соединены соответственно с четвертым входом-выходом модуля релейных команд и радиолокационной станцией, модуль обмена телекодовой информацией, модуль преобразования сигналов для сопряжения с центральным процессором и тренировочный модуль соединены с внутренней системной шиной блока обработки информации.1. A digital computing system for processing analogue radar information, consisting of a unit for converting input and output information containing a power module, and an information processing unit containing a standard Intel-compatible computer system unit with standard configuration modules and a mathematical accelerator module connected to the internal system the bus, as well as the operator panel with a keyboard, a video monitor connected to the system unit of the personal computer of the information processing unit, the distributor box connected via control circuits to the operator panel and the central servo system drive and power supply circuits with a video monitor, input and output information conversion unit and information processing unit, characterized in that the input and output information conversion unit additionally contains four analog-to-digital converters ( ADP), two inputs of the first two modules are connected to the radar station, one input of the third ADP module is with the central drive of the servo system, and the second input of the third an ADC module and two inputs of the fourth ADC module with gyro azimuth horizontal, an analog-to-digital converter control module, the first input-output of which is connected via the internal bus of the input and output information conversion unit to the third inputs / outputs of the analog-to-digital converter modules, relay command module, the first input which is connected to the tank navigation equipment, two inputs and outputs are connected respectively to the radar station and the linear circuits of the radio receiver and radio transmitter, the processing unit and the formation further comprises a telecode information exchange module, the input, output and input-output of which are connected respectively to the output of the radio receiver, radio transmitter and the third input-output of the relay command module, a signal conversion module for interfacing with the central processor, two input-output of which are connected respectively to the second input-output module for controlling analog-to-digital converters and a radar station, a training module, two inputs and outputs of which are connected respectively to the four rtym input-output module and relay commands radar, telecode communication module, a signal conversion unit for interfacing with the CPU and a training module connected to internal system bus information processing unit.
2. Цифровая вычислительная система по п.1, отличающаяся тем, что модуль аналого-цифровых преобразователей содержит мультиплексор, четыре группы информационных входов которого являются входами модуля, узел управления модулем, четыре входа которого “Адрес регистра”, “Адрес мультиплексора”, “Сигнал запуска” и “Сигнал записи” и один выход “Конец преобразования” являются соответствующими входами и выходом модуля, выход “Адрес мультиплексора” соединен с управляющим входом мультиплексора, аналого-цифровой преобразователь “Угол-код”, четыре входа которого соединены с четырьмя информационными выходами мультиплексора, а управляющий вход “Запуск АЦП” с соответствующим выходом узла управления модулем, узел сопряжения с локальной шиной блока преобразования входной и выходной информации, два входа которого соединены соответственно с выходом аналого-цифрового преобразователя “Угол-код” и выходом “Запись” узла управления модулем, а выход - с выходом модуля.2. The digital computing system according to claim 1, characterized in that the analog-to-digital converter module contains a multiplexer, four groups of information inputs of which are module inputs, a module control unit, four inputs of which are “Register address”, “Multiplexer address”, “Signal” start ”and“ Record signal ”and one output“ End of conversion ”are the corresponding inputs and outputs of the module, the output“ Multiplexer address ”is connected to the control input of the multiplexer, the“ Angle-code ”analog-to-digital converter , the four inputs of which are connected to the four information outputs of the multiplexer, and the control input “ADC start” with the corresponding output of the module control unit, the interface node with the local bus of the input and output information conversion unit, the two inputs of which are connected respectively to the output of the analog-digital converter “Angle -code ”and the“ Record ”output of the module control unit, and the output - with the output of the module.
3. Цифровая вычислительная система по п.1, отличающаяся тем, что модуль управления аналого-цифровыми преобразователями содержит узел генератора и управления модулями аналого-цифровых преобразователей, четыре выхода которого “Адрес регистра”, “Адрес мультиплексора”, “Сигнал запуска” и “Сигнал записи” и вход “Конец преобразования” являются соответствующими выходами и входом модуля, узел сопряжения локальной шины блока преобразования входной и выходной информации с блоком обработки информации, первый выход которого “Вкл ФК" и два входа “Строб записи” и “Адрес регистра” соединены с соответствующими входом и выходами узла генератора и управления модулями аналого-цифровых преобразователей, вход “Локальная шина” является вторым входом модуля, два выхода “Шина данных” и “Шина адреса” и один вход “Включение ФК” являются соответственно выходами и входом модуля.3. The digital computing system according to claim 1, characterized in that the control module of the analog-to-digital converters comprises a generator and control unit for the analog-to-digital converters, the four outputs of which are “Register address”, “Multiplexer address”, “Trigger signal” and “ Record signal ”and the input“ End of conversion ”are the corresponding outputs and input of the module, the interface unit of the local bus of the input and output information conversion unit with the information processing unit, the first output of which is“ On FC ”and two The “Write strobe” and “Register address” are connected to the corresponding inputs and outputs of the generator and control unit of the analog-to-digital converters, the “Local bus” input is the second input of the module, two outputs are “Data bus” and “Address bus” and one input “FC enable” are respectively the outputs and the input of the module.
4. Цифровая вычислительная система по п.1, отличающаяся тем, что модуль релейных команд содержит узел опторазвязок, узел формирователя релейных выходов, узел проводных линий связи телекодовой информации, входы и выходы которых являются соответственно входами и выходами модуля.4. The digital computing system according to claim 1, characterized in that the relay command module comprises an optocoupler assembly, a relay output driver assembly, a wired communication line of telecode information, the inputs and outputs of which are the module inputs and outputs.
5. Цифровая вычислительная система по п.1, отличающаяся тем, что модуль обмена телекодовой информацией содержит субмодуль сопряжения с системной шиной, состоящий из узла задания адреса, схемы управления M1, первый вход которой соединен с системной шиной, схемы управления интерфейсом, первый и второй входы которой соединены соответственно с выходом схемы управления M1 и с системной шиной, а два выхода с системной шиной, схемы управления М2, три входа которой соединены с системной шиной, а первый выход с третьим входом схемы управления интерфейсом, последовательно соединенных первого, второго, третьего и четвертого регистров данных, первые входы которых соединены с системной шиной, регистра приема-передачи, первый вход которого соединен с системной шиной, дешифратора выборки регистра записи, три входа которого соединены соответственно с системной шиной, третьим выходом схемы управления интерфейсом, схемы управления M1 и схемы управления М2, четыре первых выхода соответственно со вторыми входами первого, второго, третьего и четвертого регистров данных, а пятый выход со вторым входом регистра приема-передачи, дешифратора выборки регистра чтения, три входа которого соединены соответственно с системной шиной, третьим выходом схемы управления интерфейсом и третьим выходом схемы управления М2, первой схемы ИЛИ, первый вход которой соединен с шестым выходом дешифратора выборки регистра записи, регистра включения передачи, два входа которого соединены соответственно с седьмым выходом дешифратора выборки регистра записи и выходом первой схемы ИЛИ, триггера запроса цикловой синхронизации, два входа которого соединены соответственно с седьмым выходом дешифратора выборки регистра записи и первой схемы ИЛИ, триггера запроса передачи, первый вход которого соединен с четвертым выходом дешифратора выборки регистра записи, регистра выключения передачи, два входа которого соединены соответственно с выходом регистра включения передачи и выходом первой схемы ИЛИ, второй схемы ИЛИ, два входа которой соединены соответственно с выходом триггера запроса цикловой синхронизации и выходом триггера запроса передачи, триггера запроса приема, триггера управления буфером, первый выход которого соединен соответственно с третьим входом первого регистра данных и четвертыми входами второго, третьего и четвертого регистров данных, регистр состояния, первый и второй вход которого соединены соответственно с первым выходом дешифратора выборки регистра чтения и выходом второй схемы ИЛИ, а выход с системной шиной, третьей схемы ИЛИ, два входа которой соединены соответственно с выходом второй схемы ИЛИ и выходом триггера запроса приема, а выход с системной шиной, субмодуль приемника, состоящий из схемы декодирования биимпульсных сигналов, первый вход которого является входом модуля, генератора-распределителя импульсов, первый выход которого соединен со вторым входом схемы декодирования биимпульсных сигналов, фазового дискриминатора, первый вход которого соединен с первым выходом схемы декодирования биимпульсных сигналов, а первый выход с первым входом генератора-распределителя импульсов, декодирующего узла, два входа которого соединены соответственно со вторым выходом схемы декодирования биимпульсных сигналов и вторым выходом генератора-распределителя импульсов, схемы стыка с интерфейсным модулем, четыре входа которой соединены соответственно со вторым выходом дешифратора выборки регистра чтения субмодуля сопряжения с системной шиной, с выходом декодирующего узла, вторым выходом генератора-распределителя импульсов, вторым выходом схемы декодирования биимпульсных сигналов, а четыре выхода соединены соответственно со вторым входом схемы управления M1 субмодуля сопряжения с системной шиной, первым входом триггера запроса приема субмодуля сопряжения с системной шиной, с третьим и четвертым входами регистра состояния субмодуля сопряжения с системной шиной, первого генератора задающего, два входа которого соединены с первыми двумя выходами регистра приема-передачи субмодуля сопряжения с системной шиной, а выход с третьим входом схемы декодирования биимпульсных сигналов, вторым входом фазового дискриминатора и третьим входом генератора-распределителя импульсов, схемы цикловой синхронизации, два входа которой соединены соответственно со вторыми выходами схемы декодирования биимпульсных сигналов и генератора-распределителя импульсов, а выход с четвертым входом генератора-распределителя импульсов, субмодуль передатчика, состоящий из формирователя-распределителя импульсов, два выхода которого соединены соответственно со вторыми входами триггера запроса передачи и триггера запроса приема субмодуля сопряжения с системной шиной, второго задающего генератора, вход которого соединен с третьим выходом регистра приема-передачи субмодуля сопряжения с системной шиной, а выход с входом формирователя-распределителя импульсов, формирователя циклов синхронизации, два входа которого соединены с третьим и четвертым выходами формирователя-распределителя импульсов, а первый выход со вторым входом первой схемы ИЛИ субмодуля сопряжения с системной шиной, кодирующего узла, три входа которого соединены соответственно с третьим и пятым выходами формирователя-распределителя импульсов и выходом четвертого регистра данных субмодуля сопряжения с системной шиной, формирователя служебных кодовых комбинаций, шесть входов которого соединены соответственно с шестым выходом формирователя-распределителя импульсов, четвертым выходом регистра приема-передачи субмодуля сопряжения с шиной, двумя выходами формирователя циклов синхронизации, третьим и четвертым выходами формирователя-распределителя импульсов, формирователя информационных кодовых комбинаций, три входа которого соединены соответственно с пятым выходом формирователя-распределителя импульсов, кодирующего узла и выхода четвертого регистра данных субмодуля сопряжения с системной шиной, формирователя биимпульсных сигналов, три входа которого соединены соответственно с выходом регистра выключения передачи субмодуля сопряжения с системной шиной, третьим и седьмым выходами формирователя-распределителя импульсов, коммутатора кодовых комбинаций, три входа которого соединены соответственно с выходом формирователя служебных кодовых комбинаций, формирователя информационных кодовых комбинаций и вторым выходом триггера управления буфером, а выход с четвертым входом формирователя биимпульсных сигналов, субмодуль коммутатора цепей стыка с каналообразующей аппаратурой, состоящий из коммутатора проводной линии связи, первый вход которого соединен с пятым выходом регистра приема-передачи субмодуля сопряжения с системной шиной, второй вход с выходом формирователя биимпульсных сигналов субмодуля передатчика, третий вход и выход с выходом проводной линии связи и входом радиоканала, коммутатора радиостанции, три входа которого соединены соответственно с пятым выходом регистра приема-передачи субмодуля сопряжения с системной шиной, выходом формирователя биимпульсных сигналов субмодуля передатчика и выходом радиоканала, а два выхода с входами радиоканала и проводной линии связи, коммутатора сигналов радиоприемника, два входа которого соединены соответственно с пятым выходом регистра приема-передачи субмодуля сопряжения с системной шиной и выходом формирователя биимпульсных сигналов, первый выход соединен с пятым входом схемы декодирования биимпульсных сигналов субмодуля приемника, второй и четвертый выход соединены с входами радиоканала и проводной линии связи.5. The digital computing system according to claim 1, characterized in that the telecode information exchange module comprises a sub-module for interfacing with a system bus, consisting of an address setting unit, a control circuit M1, the first input of which is connected to the system bus, an interface control circuit, first and second the inputs of which are connected respectively to the output of the control circuit M1 and to the system bus, and two outputs to the system bus, the control circuit of M2, the three inputs of which are connected to the system bus, and the first output to the third input of the control circuit of the interface Ohm, the first, second, third and fourth data registers connected in series, the first inputs of which are connected to the system bus, the transmit-receive register, the first input of which is connected to the system bus, the decoder of the write register selection, the three inputs of which are connected respectively to the system bus, the third the output of the interface control circuit, the M1 control circuit and the M2 control circuit, the first four outputs respectively with the second inputs of the first, second, third and fourth data registers, and the fifth output with the second input the ode of the transmit-receive register, the read register sample decoder, the three inputs of which are connected respectively to the system bus, the third output of the interface control circuit and the third output of the M2 control circuit, the first OR circuit, the first input of which is connected to the sixth output of the write register decoder, enable register transmission, the two inputs of which are connected respectively with the seventh output of the decoder of the sample register record and the output of the first OR circuit, a trigger trigger request for synchronization, the two inputs of which are connected s, respectively, with the seventh output of the decoder of the sample of the recording register and the first OR circuit, a transmission request trigger, the first input of which is connected to the fourth output of the decoder of the sample of the write register, the transmission shutdown register, the two inputs of which are connected respectively to the output of the transmission enable register and the output of the first OR circuit, the second OR circuit, the two inputs of which are connected respectively with the output of the trigger request cyclic synchronization and the output of the trigger request transmission, the trigger request reception, the trigger control a fraud, the first output of which is connected respectively to the third input of the first data register and the fourth inputs of the second, third and fourth data registers, a status register, the first and second input of which are connected respectively to the first output of the read register sample decoder and the output of the second OR circuit, and the output with the system bus, of the third OR circuit, the two inputs of which are connected respectively to the output of the second OR circuit and the output of the receive request trigger, and the output to the system bus, the receiver submodule, consisting of the deco circuit doping of bi-pulse signals, the first input of which is the input of a module, pulse-distributor generator, the first output of which is connected to the second input of the bi-pulse signal decoding circuit, a phase discriminator, the first input of which is connected to the first output of the bi-pulse signal decoding circuit, and the first output with the first input of the generator a pulse distributor, a decoding unit, the two inputs of which are connected respectively to the second output of the bi-pulse signal decoding circuit and the second output of the generator pulse distributor, interface circuit with an interface module, the four inputs of which are connected respectively to the second output of the decoder of the sample register for reading the submodule of interfacing with the system bus, with the output of the decoding unit, the second output of the pulse distributor, the second output of the bi-pulse signal decoding circuit, and four the outputs are connected respectively to the second input of the control circuit M1 of the submodule for interfacing with the system bus, the first input of the trigger for the request to receive the submodule for interfacing with the system bus a bus, with third and fourth inputs of the status register of the submodule for interfacing with the system bus, the first master oscillator, two inputs of which are connected to the first two outputs of the receive-transmit register of the submodule for interfacing with the system bus, and the output with the third input of the bi-pulse signal decoding circuit, the second input of the phase discriminator and the third input of the generator-distributor of pulses, a cycle synchronization circuit, two inputs of which are connected respectively to the second outputs of the decoding circuit bi-pulse signal catch and the generator-distributor of pulses, and the output with the fourth input of the generator-distributor of pulses, a transmitter submodule, consisting of a driver-distributor of pulses, two outputs of which are connected respectively to the second inputs of the trigger of the transfer request and the trigger of the receive request of the submodule of pairing with the system bus, the second driver generator, the input of which is connected to the third output of the transmit-receive register of the submodule of interfacing with the system bus, and the output with the input of the driver-distributor of pulses, forms synchronizer of the synchronization cycles, the two inputs of which are connected to the third and fourth outputs of the shaper-distributor of pulses, and the first output with the second input of the first OR circuit of a submodule for interfacing with the system bus, the coding unit, the three inputs of which are connected respectively to the third and fifth outputs of the shaper-distributor of pulses and the output of the fourth data register of the submodule interface with the system bus, the shaper service code combinations, six inputs of which are connected respectively with the sixth output pulser-distributor of pulses, the fourth output of the register of reception and transmission of a submodule for pairing with a bus, two outputs of a shaper of synchronization cycles, the third and fourth outputs of a shaper-distributor of pulses, a shaper of information code combinations, three inputs of which are connected respectively to the fifth output of a shaper-distributor of pulses encoding the node and the output of the fourth data register of the submodule for interfacing with the system bus, the bi-pulse signal former, the three inputs of which are inens, respectively, with the output of the transmission shutdown register of the submodule for interfacing with the system bus, the third and seventh outputs of the driver-distributor of pulses, the switch of code combinations, the three inputs of which are connected respectively to the output of the driver of service code combinations, the generator of information code combinations and the second output of the buffer control trigger, and an output with a fourth input of a bi-pulse signal former, a submodule of a switch of a junction circuit with channel-forming equipment, consisting of and a wired communication line switch, the first input of which is connected to the fifth output of the transmit-receive register of the submodule for interfacing with the system bus, the second input with the output of the bi-pulse signal former of the transmitter submodule, the third input and output with the output of the wired communication line and the input of the radio channel, radio station switch, three inputs which are connected respectively to the fifth output of the transmit-receive register of the submodule for interfacing with the system bus, the output of the bi-pulse signal former of the transmitter submodule, and the radio output Nal, and two outputs with inputs of a radio channel and a wired communication line, a radio signal switch, two inputs of which are connected respectively to the fifth output of the transmit-receive register of the submodule of conjugation with the system bus and the output of the bi-pulse signal shaper, the first output is connected to the fifth input of the bi-pulse signal decoding circuit the receiver submodule, the second and fourth output are connected to the inputs of the radio channel and the wired communication line.
6. Цифровая вычислительная система по п.1, отличающаяся тем, что модуль преобразования сигналов для сопряжения с центральным процессором содержит селектор адреса модуля, дешифратор адреса регистра и шинный формирователь, первые входы которых подключены к системной шине, узел приема кодов от блока преобразования входной и выходной информации, первый и второй входы которого подключены соответственно к выходу блока преобразования входной и выходной информации и к первому выходу дешифратора адреса регистра, аналого-цифровые преобразователи, первые входы которых подключены к системам слежения РЛС, вторые входы к первому выходу дешифратора адреса регистра, а выходы по шине данных ко второму входу шинного формирователя, узел приема кода дальности РЛС, вход которого подключен к системе дальности РЛС, а выход ко второму входу шинного формирователя, переключатель адреса, выход которого подключен ко второму входу селектора адреса модуля, регистры кода, входы которых соединены с вторыми выходами дешифратора адреса регистра и по шине данных с выходами узла приема кодов, аналого-цифровых преобразователей и узла приема кодов дальности РЛС, регистр режима, входы которого подключены к третьим выходам узла приема кодов и по шине данных к аналого-цифровым преобразователям и узлу приема кода дальности, источник опорного напряжения, цифро-аналоговые преобразователи, первые входы которых соединены с выходами регистров кода, а второй вход с выходом источника опорного напряжения, а выходы подключены к центральному приводу сервосистемы, коммутатор цифро-аналоговых преобразователей, вход которого подключен к выходу регистра режима, а выходы соответственно к входам аналого-цифровых преобразователей.6. The digital computing system according to claim 1, characterized in that the signal conversion module for interfacing with the central processor comprises a module address selector, a register address decoder and a bus driver, the first inputs of which are connected to the system bus, a code receiving unit from the input conversion unit, and output information, the first and second inputs of which are connected respectively to the output of the input and output information conversion unit and to the first output of the register address decoder, analog-to-digital converter and, the first inputs of which are connected to radar tracking systems, the second inputs to the first output of the register address decoder, and the data bus outputs to the second input of the bus driver, the radar range code receiving node, the input of which is connected to the radar range system, and the output to the second input bus driver, address switch, the output of which is connected to the second input of the module address selector, code registers, the inputs of which are connected to the second outputs of the register address decoder and via the data bus with the outputs of the code receiving unit, analog front-end converters and a radar range code receiving unit, a mode register whose inputs are connected to the third outputs of the code receiving unit and via the data bus to analog-to-digital converters and a range code receiving unit, a voltage reference, digital-to-analog converters, the first inputs of which are connected to the outputs of the code registers, and the second input with the output of the reference voltage source, and the outputs are connected to the central drive of the servo system, a switch for digital-to-analog converters, the input of which is connected to the output of the register and mode, and outputs, respectively, to the inputs of an analog-to-digital converters.
7. Цифровая вычислительная система по п.1, отличающаяся тем, что тренировочный модуль содержит схему сравнения адреса модуля, дешифратор адреса регистра, первый шинный формирователь, первые входы которых подключены к системной шине, второй шинный формирователь, входы которого соединены с выходами модуля релейных команд, переключатель адреса, выход которого соединен со вторым входом схемы сравнения адреса модуля, регистры слова, два входа которых соединены соответственно с выходом дешифратора адреса регистра и первого и второго шинных формирователей, регистр команд, входы которого подключены к выходам первого и второго шинных формирователей, а выход к первому выходу модуля, счетчик Х и счетчик Y, три входа которых соединены соответственно с выходами первого и второго формирователей, дешифратора адреса регистра и третьей группой входов модуля (от модуля релейных команд), а выходы с входами регистров слова и команд, генератор с автоподстройкой, первый счетчик ε, соединенный с выходом генератора с автоподстройкой, схему управления, входы которой являются четвертыми входами модуля, а два выхода соединены соответственно с входом генератора с автоподстройкой и вторым входом первого счетчика ε, второй счетчик D, два входа которого соединены с пятым входом модуля, первая схема сравнения ε и вторая схема сравнения D, первые входы которых соединены соответственно с выходами первого и второго счетчиков ε и D, а вторые входы с выходом регистров слова, выходной формирователь, два входа которого соединены с выходами первой ε и второй D схем сравнения, а выход является вторым выходом модуля, подключенным к радиолокационной станции.7. The digital computing system according to claim 1, characterized in that the training module comprises a circuit for comparing the module address, a register address decoder, a first bus driver, the first inputs of which are connected to the system bus, a second bus driver, whose inputs are connected to the outputs of the relay command module , an address switch, the output of which is connected to the second input of the module address comparison circuit, word registers, two inputs of which are connected respectively to the output of the register address decoder and the first and second bus pho riders, a command register, the inputs of which are connected to the outputs of the first and second bus drivers, and the output to the first output of the module, counter X and counter Y, the three inputs of which are connected respectively to the outputs of the first and second drivers, a register address decoder and a third group of module inputs ( from the relay command module), and the outputs with the inputs of the word and command registers, the generator with automatic tuning, the first counter ε connected to the output of the generator with automatic tuning, the control circuit, the inputs of which are the fourth inputs having two outputs connected to the input of the generator with automatic tuning and the second input of the first counter ε, the second counter D, two inputs of which are connected to the fifth input of the module, the first comparison circuit ε and the second comparison circuit D, the first inputs of which are connected respectively to the outputs of the first and the second counters ε and D, and the second inputs with the output of word registers, an output driver, two inputs of which are connected to the outputs of the first ε and second D comparison circuits, and the output is the second output of the module connected to the radar station.
8. Модуль релейных команд по п.4, отличающийся тем, что узел опторазвязок содержит n каналов, состоит из последовательно соединенных входного делителя напряжения и оптопары, вход и выход соответственно делителя напряжения и оптопары являются входом и выходом узла.8. The relay command module according to claim 4, characterized in that the optical isolation node contains n channels, consists of an input voltage divider and optocouplers connected in series, the input and output of the voltage divider and optocouplers respectively are the input and output of the node.
9. Модуль релейных команд по п.4, отличающийся тем, что узел формирования релейных выходов содержит m каналов, каждый из которых состоит из последовательно соединенных входного согласующего каскада на триггере Шмидта, формирователя вытекающего тока и реле, вход и выход соответственно входного согласующего каскада и реле являются входом и выходом узла.9. The relay command module according to claim 4, characterized in that the node for generating relay outputs contains m channels, each of which consists of a series-connected input matching cascade on a Schmidt trigger, a leaky current driver and a relay, the input and output, respectively, of the input matching cascade and relays are input and output node.
10. Модуль релейных команд по п.4, отличающийся тем, что узел проводных линий связи телекодовой информации содержит k приемных каналов, каждый из которых состоит из последовательно соединенных входного согласующего трансформатора, усилителя входного сигнала, фильтра нижних частот, усилителя-ограничителя, формирователя цифрового приемного сигнала и k передающих каналов, каждый из которых состоит из последовательно соединенных входного каскада опторазвязок, регулируемого усилителя-инвертора, усилителя мощности, выходного линейного трансформатора, вход входного согласующего трансформатора и выход формирователя цифрового приемного сигнала, вход входного каскада опторазвязок и выход выходного линейного трансформатора являются входами и выходами узла.10. The relay command module according to claim 4, characterized in that the node of the wired communication lines of the telecode information contains k receiving channels, each of which consists of a series-connected input matching transformer, an input signal amplifier, a low-pass filter, a limiter amplifier, a digital shaper receiving signal and k transmitting channels, each of which consists of a series-connected input stage of optocouplers, an adjustable inverter-amplifier, a power amplifier, an output linear trans the formatter, the input of the input matching transformer and the output of the driver of the digital receiving signal, the input of the input cascade of optocouplers and the output of the output linear transformer are the inputs and outputs of the node.