RU1835604C - Multiple-channel analog-to-digital converter - Google Patents
Multiple-channel analog-to-digital converterInfo
- Publication number
- RU1835604C RU1835604C SU904844986A SU4844986A RU1835604C RU 1835604 C RU1835604 C RU 1835604C SU 904844986 A SU904844986 A SU 904844986A SU 4844986 A SU4844986 A SU 4844986A RU 1835604 C RU1835604 C RU 1835604C
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- counter
- inputs
- outputs
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к области информационно-измерительной техники и может быть использовано в системах сбора и сокращени избыточности передаваемой информации от большого числа аналоговых датчиков. Дл повышени быстродействи в устройство, содержащее группу компараторов , генератор тактовых импульсов, суммирующий счетчик, цифроанэлоговый преобразователь, группу триггеров, введены вычитающий счетчик, первый и второй элементы И, элементы ИЛИ, элемент НЕ, формирователь импульсов. 1 ил.The invention relates to the field of information and measurement technology and can be used in systems for collecting and reducing the redundancy of transmitted information from a large number of analog sensors. To increase the speed, a subtractive counter, a first and second AND elements, an OR element, an NOT element, and a pulse shaper are introduced in a device containing a group of comparators, a clock generator, a totalizing counter, a digital-analog converter, a group of triggers. 1 ill.
Description
Изобретение относитс к области информационно-измерительной техники и может быть использовано в системах сбора и сокращени избыточности передаваемой информации от большого числа аналоговых датчиков,The invention relates to the field of information-measuring technology and can be used in systems for collecting and reducing the redundancy of transmitted information from a large number of analog sensors,
Цель изобретени - повышение быстродействи ,The purpose of the invention is to increase speed,
На чертеже приведена функциональна схема устройства.The drawing shows a functional diagram of the device.
Устройство содержит группу компараторов 1 по числу входных каналов, блок управлени , выполненной на генераторе 2 тактовых импульсов, элементе И 3 и формирователе 4 импульсов, суммирующий счетчик 5, вычитающий счетчик 6, элемент НЕ 7, группу триггеров 8, цифроаналоговый преобразователь 9, элемент ИЛИ 10, второй элемент И 11.The device contains a group of comparators 1 by the number of input channels, a control unit made on a clock generator 2, an element 3 and a pulse shaper 4, a totalizing counter 5, a subtracting counter 6, an element NOT 7, a group of flip-flops 8, a digital-to-analog converter 9, an OR element 10, the second element And 11.
Устройство работает следующим образом .The device operates as follows.
Сигнал пуск, поступа на управл ющий вход генератора 2, разрешает по вление на его выходе тактовых импульсов, которые через элемент И поступают на суммирующий вход счетчика 5. Состо ние счетчика 5 отображает значение группы старших разр дов преобразуемых входных величин. Информаци с выходов суммирующего счетчика 5 подаетс на соответствующие одноименным разр дам счетчика входы старших разр дов цифроаналогового преобразовател А/. -йа выходе которого формируетс опорный сигнал.The start signal arriving at the control input of generator 2 allows the appearance of clock pulses at its output, which, through the And element, arrive at the summing input of counter 5. The state of counter 5 displays the value of the high order group of converted input quantities. Information from the outputs of the summing counter 5 is supplied to the inputs of the higher bits of the digital-to-analog converter A / corresponding to the counter bits of the same name. which output is a reference signal.
Полученное опорное напр жение подаетс на вторые входы группы компараторов 1, а на первые - поступают обрабатываемые непрерывные сигналы. Если опорное напр жение не превышает значений входных сигналов, то суммирующий счетчик 5 продолжает наращивать свое состо ние, с приходом каждого последующего такта. Со ответственно, на вторых входах группы компараторов формируютс новые значени опорной величины. Если опорное напр жение превышает одну или несколько входныхThe obtained reference voltage is supplied to the second inputs of the group of comparators 1, and the processed continuous signals are fed to the first. If the reference voltage does not exceed the values of the input signals, then the totalizing counter 5 continues to increase its state with the arrival of each subsequent clock cycle. Accordingly, at the second inputs of the group of comparators, new values of the reference value are formed. If the reference voltage exceeds one or more input
(Л(L
СWITH
0000
соwith
0101
00
оabout
оетyelling
величин, то срабатывают соответствующие . компараторы. При этом с выхода элемента ИЛИ 10, через инвертор 7, поступает запрет на второй вход элемента И 3 и разрешение на второй вход элемента И 11. В счетчике 5 формируетс значение кода старших разр дов преобразуемых величин, а на вход вычитающего счетчика б поступают тактовые импульсы, вследствие чего на выходе счетчика формируетс убывающий код и, соответственно , убывающее опорное напр жение на выходе ЦАПа с дискретностью младших разр дов.quantities then trigger the corresponding ones. comparators. At the same time, the output of the OR element 10, through the inverter 7, receives a ban on the second input of the And 3 element and a permission on the second input of the And 11 element. In the counter 5, the code of the high-order bits of the converted values is generated, and clock pulses are input to the subtracting counter b. As a result, a decreasing code and, correspondingly, a decreasing reference voltage are generated at the output of the counter with a discreteness of lower bits.
При достижении порогов выключени ранее сработавших компаратором, на выходах соответствующих триггеров формируютс сигналы запрета сравнени на группу компаратора, также по этим сигналам информаци может быть передана в соответствующий параллельный канал обработки или на устройство диспетчировани в случае использовани последовательного канала передачи.When the shutdown thresholds previously triggered by the comparator are reached, the outputs of the corresponding triggers generate prohibition signals for comparison to the comparator group, and information can also be transmitted to the corresponding parallel processing channel or to the dispatch device in case of using a serial transmission channel.
При выключении всех ранее сработавших компараторов на выходе элемента ИЛИ 10 формируетс сигнал, перевод щий схему в исходное состо ние, то есть подаетс разрешение на прохождение тактовых импульсов на суммирующий счетчик 5 и запрет на вычитающий счетчик б, при этом вычитающий счетчик б устанавливаетс в исходное состо ние /на выходах счетчика - сигналы высокого уровн /. Эта процедура повтор етс до тех пор, пока на выходе переполнени суммирующего счетчика 5 не по витс сигнал, поступающий на формирователь и свидетельствующий об окончании цикла преобразовани информации по всем h каналам . Далее сигнал с выхода формировател устанавливает триггеры в исходное состо ние. Также по этому сигналу возможно сн тие сигнала пуск, по которому блокируетс генератор 2 до наступлени нового цикла опроса.When all previously activated comparators are turned off, an output is generated at the output of the OR 10 element, which transfers the circuit to its initial state, that is, permission to pass clock pulses to summing counter 5 and prohibition of subtracting counter b is applied, while subtracting counter b is set to the initial state / at the outputs of the counter - high level signals /. This procedure is repeated until a signal arriving at the shaper and indicating the end of the information conversion cycle for all h channels is detected at the overflow output of the totalizing counter 5. Next, the signal from the output of the driver sets the triggers to their initial state. Also, by this signal, a start signal can be removed, by which the generator 2 is blocked until a new polling cycle occurs.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904844986A RU1835604C (en) | 1990-06-28 | 1990-06-28 | Multiple-channel analog-to-digital converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904844986A RU1835604C (en) | 1990-06-28 | 1990-06-28 | Multiple-channel analog-to-digital converter |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1835604C true RU1835604C (en) | 1993-08-23 |
Family
ID=21524120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904844986A RU1835604C (en) | 1990-06-28 | 1990-06-28 | Multiple-channel analog-to-digital converter |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1835604C (en) |
-
1990
- 1990-06-28 RU SU904844986A patent/RU1835604C/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР №400022, кл. Н 03 М 1/38, 1971. Цапенко М.П. Измерительные информационные системы, 1985, с. 191-192, рис. 12.10. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU1835604C (en) | Multiple-channel analog-to-digital converter | |
SU1721810A1 (en) | Binary signal conversion device | |
GB1113431A (en) | Improvement relating to radar apparatus | |
SU1598111A1 (en) | Multichannel d.c. voltage amplifier | |
SU1476496A1 (en) | Odd number exponentiator | |
SU1005302A1 (en) | Device for converting voltage into code residual class system | |
RU2028730C1 (en) | Analog-to-digital converter | |
KR950002302B1 (en) | A/d converter | |
SU921081A1 (en) | Code converter | |
RU1786648C (en) | Generator of poisson inputs of pulses | |
SU1064453A1 (en) | Digital/analog converter | |
SU1661998A1 (en) | Servo analog-to-digital converter | |
SU873406A1 (en) | Voltage-to-iteration code converter control unit | |
SU732853A1 (en) | Binary to binary decimal and vice versa converter | |
SU1193658A1 (en) | Device for comparing binary numbers | |
SU657607A1 (en) | Digit-wise coding analogue-digital converter | |
SU1091331A1 (en) | Analog-to-digital converter | |
SU1403375A1 (en) | Pulsewidth converter of analog signals | |
SU1642230A1 (en) | Counter-type multichannel strain-measuring device | |
SU750535A1 (en) | Multichannel voltage-to-code converter | |
SU711678A1 (en) | Analogue-digital converter | |
SU1039025A1 (en) | Paralle-series analog-digital converter | |
RU1837392C (en) | Analogue-to-digital converter | |
SU1444945A1 (en) | Multichannel a-d converter | |
SU781851A1 (en) | Multichannel analogue-digital squaring device |