RU1809394C - Устройство дл измерени частоты гармонического сигнала - Google Patents

Abstract

Изобретение относитс  к измерительной технике и предназначено дл  изменени  частоты гармонического сигнала. Устройство дл  измерени  частоты гармонического сигнала содержит: два анало- го-цифровых преобразовател  1, 23, п ть регистров сдвига 2, 3, 4, 5, 24, блок умножени  6,3 сумматора 7, 8, 11, цифровой компаратор 9, блок умножени  10, четыре ключа 12,13, 14, 15, два элемента ИЛИ 16, 17, блок делени  18, цифроаналоговый преобразователь 19, арифметический блок 20, генератор импульсов 21, амплитудный детектор 22, блок делени  на два 25.

Description

Изобретение относитс  к измерительной технике и предназначено дл  измерени  частоты гармонического сигнала за врем , меньшее периода измер емого сигнала ,и  вл етс  усовершенствованием известного устройства.

Цель изобретени  - повышение точности и достоверности измерений.

На фиг. 2 представлены эпюры входного сигнала устройства и обозначен оптимальный порог, выбранный из услови 

Р 0,5 А,

0)

где А - амплитуда входного сигнала. При вычисление частоты производитс  по формуле

f -2 T7arccos 2 (V-VV2 ) (2)

при I Уз I Р - по формуле

1

2тгТ0

arccos

V4 +У2 2 V3

(3)

Представим теперь, что амплитуда входного сигнала измен етс , например уменьшаетс . При неизменном пороге (см. фиг. 3) вычислени  по формуле (2) будут производитьс  чаще, при этом погрешность этих вычислений увеличитс  за счет нарушени  услови  (1). Если амплитуда еще уменьшитс , то люба  выборка независимо от ее фазы всегда будет находитьс  в подпорого- вой области (см. фиг. 4).,всегда будет выполн тьс  условие I Уз Р и вычислени  будут производитьс  только по формуле (2). В этом случае при IУз - А в работе устройства будут поступать сбои. Дл  исключени  этих сбоев (см. фиг. 4) и уменьшени  погрешности измерени  частоты при относительно небольших изменени х амплитуды входного сигнала (см. фиг. 3) предлагаетс  при помощи введенной цепи всегда поддерживать соотношение между амплитудой и порогом в соответствии с выражением (1).

На фиг. 1 представлена электрическа  структурна  схема устройства дл  измерени  частоты гармонического сигнала.

т

С

О

Устройство дл  измерени  частоты гаронического сигнала содержит аналого- ифровой преобразователь 1, 23, регистры , 3, 4, 5, 24 сдвига, блок 6 умножени , суматоры 7, 8. 11, цифровой компаратор 9, 5 блок 10 умножени , ключи 12-15, элементы ЛИ 16, 17, блок 18 делени , цифроанало- говый преобразователь (ЦАП) 19, арифметиеский блок 20, генератор 21 импульсов, амплитудный детектор 22, блок делени  25 Ю на два.:.. -.- : : .,- .. .. : :. .

Выход генератора 21 импульсов соединен с тактовыми входами АЦП 1,23 и регитров 2. 3, 4, 5, 24 сдвига, выход АЦП 1 и регистра 5 сдвига соединены соответствен- 15 но с первым (инвертированным) входом и вторым входом сумматора 11, выход которого через четвёртый ключ 15 соединен с первым входом первого элемента 16 ИЛИ, выход которого соединен с первым входом 20 блока 18 делени , выход которого через ЦАП 19 соединен со входом арифметическоо блока 20, выход которого  вл етс  выходом устройства, выходы регистров 2, 4 соединены, соответственно, с первыми и- 25 вторыми входами сумматоров 7 и 8, причем выход сумматора 7 через первый ключ 12 прдклфчен ко второму входу первого элемента ИШ 16, выход регистра сдвига 3 через последовательно соединенные блок 6 30 уменьшени  и второй ключ 13 соединен с П08ЫМ входом второго, элемента ИЛИ 17, вьжод которого соединен со вторым входом блока 18 делени , выход сумматора 8 через последабйтёльно соединенные блок 10 ум- 35 и третий .ключ 14 подключен к второму входу второго элемента ИЛИ, выход регистра 3 сдвига соединён с первым входомцифрового компаратора 9, первый выход которого соединен с управл ющими 40 входами ключей 1:4 и 15, а второй выход -с у равлшощдай входами ключей 12 и 13, дад АЦП 1 подкшчен через последовательно соединенные амплитудный детектор 2%, второй АЦП .23, регистр 24 сдвига, блок 45 2&деленм  на два к второму входу цифрового: коша атораЗ, -;.,,.::- -;-.;V--/: ,-. - I ...- : Аш метический блок 20 вычисл ет .. уиЦцщ От значени  входного напр -, Н ёН:и Wу/МН@:щет результат вычислени  на 50 0эффвдиЈИт 1/2. То и/выполнен так же, Э1 в :ШЧйаномустройстве, V.: :

УстйайбтвО Дл  измерени  частоты гар- MOHW«WKOrP сигнала работает следующим образам, fenf нал в виде на п1рйжёни  сйнусо- 55 идальвой ррмы поступает на вход АЦП 1, который si периодом Т0 производит преоб- . разо|Щй Wновёйнбгх значений сигнала в цйфреШой код. Этот код поступает на вход первого регистра 2 и далее с частотой f0

1

То

последовательно переписываетс  во второй регистр 3, третий регистр 4 и четвертый регистр 5 сдвига. Таким образом, в установившемс  режиме в первом регистре 2 сдвига находитс  код Va, во втором регистре 3 сдвига - /з, в третьем регистре 4 сдвига - /4, в четвертом регистре 5 сдвига - УБ, а на -выходе АЦП-1-Vi, где Vi, Va, Va, V, Vs - мгновенныезначени -сигнала в моменты ts, t4, t3, t2,11.представленные в цифровом коде.

Одновременно с этим входной сигнал также поступает на амплитудный детектор 22, который производит его детектировани . Медленно мен ющеес  напр жение с выхода амплитудного детектора 22 поступа ет на вход АЦП 23, который с периодом Т0 производит преобразовани  мгновенных значений этого напр жени  в цифровой код. Этот цифровой код запоминаетс  в п том регистре 24 сдвига и затем поступает на вход блока 25 делени  на два. Результат делени , равный Р А/2, где А - значени  амплитуды измер емого сигнала, поступает на второй вход цифрового компаратора 9 и используетс  в качестве оптимального порога Цифровой компаратор 9 сравнивает цифровой код Vs с порогом Р. Если значение Уз не превышает порог Р, то на втором выходе- Цифрового компаратора 9 устанавливаетс  низкий уровень - О, а на первом - высокий уровень- 1, вследствие чего ключи 12 и 13 оказываютс  закрытыми , а ключи 14 и 15 - Открытыми.

Цифровой код V2 поступает на первый (инвертирующий) вход сумматора 8, а на его второй вход поступает Цифровой код V4. На выходе сумматора 8 формируетс  цифровой код (Уз-Уа). который после умножени  на

два в блоке 10.умножени  через открытый ключ 14 и элемент ИЛИ 17 поступает на второй вход блока 18 делени . :

Одновременно цифровой код Vi поступает на первый (инвертирующий) вход сумматора 1 Т, а цифровом код Vs- на его второй вход, в результате чего на выходе сумматора 11 формируетс  цифровой код. соответствую ющий (VsrVi), который через открытый ключ 15 и элемент ИЛИ 16 поступает на первый вход блока 18 делени . На выходе блока 18 делени  формируетс  цифровой код, соответствующий (V5-Vl)/2(V4-V2).

ЦАП 19 преобразует цифровой код в значение напр жени , эквивалентное входному цифровому коду. Блок 20, вычисл   функцию arccos от значени  входного напр жени , дополнительно умножает результат вычислени  на коэффициент 1/(2 л:Т0).

Таким образом, на выходе устройства воз никает напр жение, пропорциональное частоте входного сигнала, определ емое по формуле

f

( V5-Vi

- arccos

i о 2 ( V4 - V2 )

В том случае, если значение Уз превышает порог Р, то на втором входе цифрового компаратора 9 устанавливаетс  1. а на первом выходе - О. Вследствие этого ключи 12 и 13 оказываютс  открытыми, а ключи 14 и 15 - закрытыми. Цифровые коды /2 и V4 поступают на входы сумматора 7, вследствие чего на его выходе образуетс  цифровой .код,соответствующий (Va + Уз), который через открытый ключ 12 и элемент ИЛИ 16 поступает на первый вход блока 18 делени . Цифровой код Уз поступает в блок 6 умножени  на два, с выхода которого через открытый ключ 13 и элемент ИЛИ 17 поступает на второй вход блока 18 делени . Таким образом, на выходе блока 18 делени  формируетс  цифровой код. определ емый выражением (V2 + Ул). который после вышеописанного цифроаналогового преобразовани  в ЦАП 19 и арифметическом блоке 20 превращаетс  в напр жение, пропорциональное частоте входного сигнала, определ емое по формуле

1

2 л: То

arccos - -7-7Y -±Yi 2 Уз

Поскольку в установившемс  режиме мгновенные значени  напр жени  входного сигнала Vi, V2, Уз. Уз, Уз присутствуют посто нно, то устройство обеспечивает выдачу значений частоты входного сигнала через тактовый интервал Т0.

При медленном увеличении (уменьшении ) амплитуды входного сигнала напр жение на выходе амплитудного детектора 22 также пропорционально увеличитс  (уменьшитс ). Соответственно увеличатс  (уменьшатс ) выборки цифрового кода, получаемые на выходе второго АЦП 23. Эти цифровые выборки Ai (i - дискретные отсчеты времени) поступают через п тый регистр 24 сдвига и блок 25 делени  на два на вто- рой вход цифрового компаратора 9 и формируют оптимальный порог Р.

Таким образом, оптимальный порог цифрового компаратора корректируетс  при изменении амплитуды входного сигнала . Это уменьшает погрешность оценок частоты и повышает достоверность результатов измерений.

Claims (1)

1. 5Формула изобретени 

   Устройство дл  измерени  частоты гармонического сигнала, содержащее генератор импульсов, выход которого соединен с тактовыми входами последовательно соеди0 ненных аналого-цифрового преобразовател , первого, второго, третьего и четвертого регистров сдвига соответственно, вход аналого-цифрового преобразовател   вл етс  входом устройства, а выходы аналого-циф5 рового преобразовател  и четвертого регистра сдвига соединены соответственно с первым и вторым входами третьего сумматора , выход которого через четвертый ключ соединен с первым входом первого элемен0 та ИЛИ, выход которого через цифроанало- говый преобразователь соединен с входом арифметического блока, выход которого  вл етс  выходом устройства, выходы первого и третьего регистров сдвига соединены со5 ответственно с первыми и вторыми входами первого и второго сумматоров, причем выход первого сумматора через первый ключ подключен к второму входу первого элемента ИЛИ, выход второго регистра сдвига че0 рез последовательно соединенные первый блок умножени  и второй ключ соединен с первым входом второго элемента ИЛИ, вы-, ход которого соединен с вторым входом блока делени , выход второго сумматора че5 рез последовательно соединенные второй блок умножени  и третий ключ подключен к второму входу второго элемента ИЛИ, .выход второго регистра сдвига соединен с первым входом цифрового компаратора,

   0 первый выход .которого соединен с управл ющими входами третьего и четвертого ключей, а второй выход - с управл ющими входами первого и второго ключей, отличающеес  тем, что, с целью повышени 

   5 точности и достоверности измерений, дополнительно введены последовательно соединенные амплитудный детектор, второй аналого-цифровой преобразователь, п тый регистр сдвига, блок делени  на два,

   0 выход которого соединен с вторым входом цифрового компаратора, при этом вход амплитудного детектора соединен с входом устройства, а тактовые входы второго аналого-цифрового преобразовател  и п того

   5 регистра сдвига соединены с выходом генератора импульсов.

   S&

   p

   A

   -A

   -P

   Фиг. 4