SU1524011A1

SU1524011A1 - Устройство дл измерени частоты гармонического сигнала

Info

Publication number: SU1524011A1
Application number: SU874352606A
Authority: SU
Inventors: Сергей Александрович Доронин; Николай Николаевич Дубовик; Леонид Петрович Котенко; Евгений Константинович Ромашенко
Original assignee: Военная академия им.Ф.Э.Дзержинского
Priority date: 1987-12-29
Filing date: 1987-12-29
Publication date: 1989-11-23

Abstract

Изобретение относитс к измерительной технике и предназначено дл измерени частоты гармонического сигнала за врем меньшее периода измер емого сигнала. Цель изобретени - повышение точности и достоверности изменени частоты при наличии некоррелированных шумов. Аналого-цифровой преобразователь 1 производит преобразование линованных значений входного сигнала в цифровой код, который поступает на регистры 2 - 5 сдвига. Цифровой компаратор 9 сравнивает цифровой код U₃ с регистра 3 сдвига с "порогом" P, предварительно введенным в цифровом коде в компаратор. В зависимости от соотношени U₃ и P закрыты ключи 12, 13 и открыты ключи 14, 15, или наоборот. Формирование напр жени , пропорционального частоте входного сигнала F, осуществл етс с помощью сумматоров 8, 11, блока 10 умножени , блока 18 делени , элементов 16, 17 ИЛИ, цифроаналогового преобразовател 19 и арифметического блока 20 (вычисл ющего функцию арккосинуса). Выход генератора 21 импульсов соединен с управл ющими входами аналого-цифрового преобразовател 1 и регистров 2 - 5 сдвига. 1 ил.

Description

СЛ.

ю

4

Изобретение относитс к измерительной технике и предназначено дл измерени частоты гармонического сигнала за врем , меньшее периода измер емого сигнала.

Целью изобретени вл етс повышение точности и достоверности измерени частоты сигнала при воздействии на него некоррелированных помех.

На чертеже представлена блок-схема устройства дл измерени частоты гармонического сигнала.

Устройство дл измерени частоты гармонического сигнала содержит ана- лого-цифровой преобразователь (АЦП) 1 регистры 2-5 сдвига, блок 6 умножени сумматоры 7 и 8, цифровой компаратор 9, блок 10 умножени , сумматор 11, ключи 12-15, элементы ИЛИ 16 и 17, блок 18 делени , цифроаналоговый преобразователь (ЦАП) 19, арифметический блок 20 и генератор 21 импульсов.

Первый вход АЦП 1 соединен с первыми управл ющими входами регистров 2-5 сдвига, выход АЦП 1 и регистра 5 сдвига соединены соответственно с первым (инвертированным) входом и вторым входом сумматора 11, выход которого через ключ 15 соединен с первым входом элемента ИЛИ 16, выход которого соединен с первым входом блока 18 делени , выход которого через ЦАП 19 соединен с входом арифметического блока 20, выход которого вл етс выходом устройства, выходы регистров 2 и 4 сдвига соединены соответственно с первыми и вторыми входами сумматоров 7 и 8, причем ВРЯХОД сумматора 7 через ключ 12 подключен к второму входу элемента ИЛИ 16, выход регистра 3 сдвига через последовательно соединенные блок 6 умножени и ключ 13 соединен с первым входом элемента ИЛИ 17, выход которого соединен с вторым входом блока 18 делени , выход сумматора 8 через последовательно соединенные блок 10 умножени и ключ 14 подключен к второму входу элемента ИЛИ 17, выход регистра 3 сдвига соединен с входом компаратора 9 цифрового , первый выход которого соединен с вторыми (управл ю1цими) входами ключей 14 и 15, а второй выход - с вторыми (управл ющими) входами ключей 12 и 13, выход геуератора 21 импульсов соединен с первым (управл ющим) входом АЦП 1, второй вход которого вл етс входом устройства.

Q

5

0

5

0

5

0

Аримфметический блок 20 вычисл ет Функцию arccos от значени входного напр жени и умножает результат вычислени на коэффициент l/2fi T(,.

Устройство работает следующим образом .

Сигнал в виде напр жени синусоидальной формы поступает на вход АЦП 1, который с периодом Т производит преобразование мгновенных значений сигнала в цифровой код. Этот код поступает на вход регистра 2 сдвига и далее с частотой f,, l/T последовательно переписываетс в регистры 2-5 сдвига. Таким образом, в установившемс режиме в регистре 2 сдвига находитс код V, в регистре 3 сдвига - 4 сдвига - V, в ре- - V

Vj, в регистре

сдвига „ где сигнала в

5 а на выходе

V, Vj - мгновенные

моменты t t 5

гистре 5 АЦП 1 - V значенр:

представленные в цифровом коде. Цифровой компаратор 9 сравнивает цифровой код Vj с порогом Р, предварительно введенным в цифровом воде в компаратор . Если значение V не превышает порог Р, на втором выходе цифрового компаратора 9 устанавливаетс низкий уровень О, а на первом - высокий уровень 1, вследствие чего ключи 12 и 13 закрытыми, а ключи 14 и 15 открытыми.

Цифровой код V поступает на первый (инвертирук ций) вход сумматора 8, а на его второй вход поступает цифровой код V. На выходе сумматора 8 формируетс цифровой код (), который после умножени на два в блоке 10 умножени через открытый ключ 14 и элемент ИЛИ 17 поступает на второй вход блока 18 делени .

Одновременно цифровой код V, поступает на первый (инвертирующий) вход сумматора 11, а цифровой код V - на его второй вход, в результате чего на выходе сумматора 11 формируетс цифровой код, соответствующий (Vy-V,), который через открытый ключ 15 и элемент ИЛИ 16 поступает на первый в.ход блока 18 делени . На выходе блока 18 делени формируетс цифровой код, соответствующий (V5-V,)/( j) 2 .

ЦАП 19 преобразует цифровой код в значение напр жени , эквивалентное входному коду. Блок 20, вычисл функцию arccos от значени входного напр жени , дополнительно умножает результат вычислени на коэффициент

515

1/2 лГр. Таким образом, на выходе устройства возникает напр жение, пропорциональное частоте входного сигнала, определ емое по формуле

1V, - V,

г arccos

2trTo 2(V,-V)

В том случае, если значение V пре вьопает порог Р, на втором выходе циф- рового компаратора 9 устанавливаетс 1, а на первом выходе О, вследствие чего ключи 12 и 13 открытыми, а ключи 14 и 15 закрытыми. Цифровые коды Vj и V поступают на входы сумма- тора 7, вследствие чего на его выходе образуетс цифровой код соответствую- пцш (Vj-f- V), который через открытый ключ 12 и элемент ИЛИ 16 поступает на первый вход блока 18 делени . Цифровой код УЗ поступает в блок 6 умножени , с выхода которого через открытый ключ 13 и элемент ИЛИ 17 поступает на второй вход блока 18 делени . Таким образом, на выходе последнего формируетс цифровой код, определ емый выражением Vi + V,

2-V,

который после описанного цифро-аналогового преобразовани в ДАЛ 19 и блоке 20 превращаетс в напр жение, пропорциональное частоте входного сигнала, определ емое по формуле ,

ЛТтГ

2 V,

Поскольку в установившемс режиме мгновенные значени напр жени вход- него сигнала V 5 присутствуют посто нно , то устройство обеспечивает выдачу значений частоты входного сигнала через тактовый интервал Тд,меньший периода измер емого сигнала

Claims

Формула изобретени

Устройство дл измерени частоты гармонического сигнала, содержащее генератор импульсов, последовательно соединенные аналого-цифровой преобразователь , первый регистр сдвига, вто5

20

5

0

5

0 5:

0

рой регистр сдвига, третий регистр сдвига и первый сумматор, второй вход которого соединен с выходом первого регистра сдвига, последовательно соединенные блок делени , цифроаналого- вый преобразователь и арифметический блок, выход которого вл етс выходом устройства, выход генератора импульсов соединен с первым входом аналого- 1ЩФРОВОГО преобразовател , второй вход которого вл етс входом устройства , отличающеес тем, что, с целью повышени точности и достоверности измерени частоты при наличии некоррелированных шумов, в него введены первый и второй блоки умножени , второй и третий сумматоры, первый, второй, третий и четвертый ключи, первый и второй элементы ИЛИ, четвертый регистр сдвига, цифровой компаратор, первый выход которого соединен с управл ющими входами первого и второго ключей, а второй выход - с управл ющими входами третьего и четвертого ключей, вход первого ключа соединен с выходом первого сумматора, а выход - с первым входом первого элемента ИЛИ, выход второго регистра сдвига соединен с входом цифрового компаратора и через последовательно соединенные первый умножитель на два и второй ключ с первым входом второго элемента ИЛИ, выход третьего регистра сдвига соединен через последовательно соединенные второй сумматор , второй умножитель на два и третий ключ - с вторым входом второго элемента ИЛИ, выход которого соединен с первым входом блока делени , второй вход второго сумматора соединен с выходом первого регистра сдвига, выход третьего регистра сдвига через последовательно соединенные четвертый регистр сдвига, третий сумматор, четвертый ключ подключен к второму входу первого элемента ИЛИ, выход которого соединен со вторым входом блока делени , второй вход третьего сумматора подключен к выходу аналого-цифрового преобразовател , выход генератора импульсов соединен с вторыми входами всех регистров сдвига.