RU1802407C - Majority device - Google Patents

Majority device

Info

Publication number
RU1802407C
RU1802407C SU914951293A SU4951293A RU1802407C RU 1802407 C RU1802407 C RU 1802407C SU 914951293 A SU914951293 A SU 914951293A SU 4951293 A SU4951293 A SU 4951293A RU 1802407 C RU1802407 C RU 1802407C
Authority
RU
Russia
Prior art keywords
inputs
outputs
elements
connected respectively
output
Prior art date
Application number
SU914951293A
Other languages
Russian (ru)
Inventor
Сергей Дмитриевич Чуприн
Сергей Валентинович Шевцов
Original Assignee
Chuprin Sergej D
Shevtsov Sergej V
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chuprin Sergej D, Shevtsov Sergej V filed Critical Chuprin Sergej D
Priority to SU914951293A priority Critical patent/RU1802407C/en
Application granted granted Critical
Publication of RU1802407C publication Critical patent/RU1802407C/en

Links

Landscapes

  • Hardware Redundancy (AREA)

Description

В асинхронном режиме входы первый и четвертый (А, А), jn-орой и п тый (В, В), третий и шестой (С, С), а также первый и второй выходы (Z. Z)  вл ютс  парафазными. Это значит, что на входах и выходах могут присутствовать лишь пары сигналов 10 или 01, которые кодируют логические единицу или нуль соответственно. На выходах (Z, 2) реализуетс  мажоритарна  функци , логическа  единица и нуль которой кодируютс  аналогично. Устройство построено таким образом, что позвол ет обнаружить любую одиночную константную неисправность (ОКН) в момент ее первого про влени  на выходах (Z, Z), т.е. дл  определени  технического состо ни  и обнаружени  ошибок, которые могут по витьс  в результате неисправности, в устройстве реализуетс  самопровер емый контроль, В асинхронном режиме на всех входах устройства присутствуют значени  10 или 01. В том случае, если в устройстве по вилась кака -либо ОКН, про вивша с  на выходах (Z, Z). то она об зательно про витс  в виде значений 00 или 11, свидетельствующих о возникновении ошибки. Ни одна ОКН не может привести к такой ситуации.когда на выходах (Z, Z) вместо значений 01 из-за наличи  ОКН по в тс  значени  10. либо наоборот. Вместе с тем, не существует такой ОКН, котора  не могла бы про витьс  на выходах (Z, если в процессе функционировани  входы поступают значени  (А,А; В,В; С.С), равные 011001,011010, 100101, 100110. Указанные четыре входных набора представл ют собой тест устройства. Их поступление на входы устройства в процессе его функционировани  обеспечивает условие самотестируемости. Таким образом, мажоритарное устройство самотестируемо и защищено от ошибок, порождаемых ОКН. т.е. оно в асинхронном режиме работы  вл етс  самопровер емым. Дл  индикации неисправности может быть использован любой сигнальный элемент, например, св етодиод, подключаемый к выходу элемента РАВНОЗНАЧНОСТЬ , входы которого соединены соответственно с первым и вторым выходами устройства.In asynchronous mode, the first and fourth inputs (A, A), jn-ora and fifth (B, B), third and sixth (C, C), as well as the first and second outputs (Z. Z) are paraphase. This means that only pairs of signals 10 or 01 can be present at the inputs and outputs, which encode a logical unit or zero, respectively. At the outputs (Z, 2), a majority function is implemented, the logical unit and the zero of which are encoded in the same way. The device is constructed in such a way that it allows to detect any single constant fault (OK) at the time of its first manifestation at the outputs (Z, Z), i.e. to determine the technical condition and detect errors that may occur as a result of a malfunction, a self-checking control is implemented in the device. In asynchronous mode, all inputs of the device have the values 10 or 01. In the event that any window appears on the device , having appeared with at the outputs (Z, Z). then it necessarily develops in the form of values 00 or 11, indicating the occurrence of an error. None of the windows can lead to such a situation. When the outputs (Z, Z) instead of the values 01 because of the presence of the windows in the TC value of 10. or vice versa. At the same time, there is no such window that could not appear at the outputs (Z, if during operation the inputs receive values (A, A; B, B; C.C) equal to 011001.011010, 100101, 100110. The four input sets are a test of the device, and their input to the device’s inputs during its operation provides a self-test condition.Thus, the majority device is self-testing and protected from errors generated by the window.It is in the asynchronous mode of operation it is self-checking To indicate a malfunction ozhet be used by all signaling element, e.g., binding etodiod, connected to the output of the EQUIVALENCE gate element whose inputs are connected respectively to the first and second outputs of the device.

В синхронном режиме работы третий и шестой входы (С, С), а также первый и второй выходы (Z,Z) не  вл ютс  парафазными. На этих входах и выходах помимо значений 10 или 01, могут по витьс  также значени  00, запрещающие выполнение опер ации. Работа устройства синхронизируетс  поступлением сигналов 01 или 10 на входы {С, С), т.е. при реализации парафазного состо ни . На выходах (Z.Z) также по витс  одно из значений 10 или 01, причем длительность выходного сигнала будет зависеть непосредственно от длительности парафазного сигнала , поступившего на входы (С,С). При последовательном соединении устройствIn synchronous operation, the third and sixth inputs (C, C), as well as the first and second outputs (Z, Z), are not paraphase. At these inputs and outputs, in addition to the values 10 or 01, the values 00 may also appear, which prohibit the operation. The operation of the device is synchronized by the arrival of signals 01 or 10 at the inputs {C, C), i.e. upon realization of a paraphase state. At the outputs (Z.Z), one of the values of 10 or 01 also appears, and the duration of the output signal will depend directly on the duration of the paraphase signal received at the inputs (C, C). When connecting devices in series

друг с другом (конвейерный режим), когда выходы (Z, Z) предыдущего устройства под- ключены соответственно к входам (С, С) последующего устройства (например, дл  формировани  цепи переноса), осуществл етс  самосинхронизаци  устройств, т.к. выполнение операции в устройстве не начнетс  до тех пор, пока на его вход (С,С) не поступит парафазный сигнал с выхода предыдущего устройства.with each other (conveyor mode), when the outputs (Z, Z) of the previous device are connected respectively to the inputs (C, C) of the subsequent device (for example, to form a transfer circuit), the devices self-synchronize, because the operation in the device will not begin until a paraphase signal from the output of the previous device arrives at its input (C, C).

5 За вл емое мажоритарное устройство по сравнению с прототипом обеспечивает повышение достоверности правильноСгрд- боты в асинхронном режиме за счет того, что люба  одиночна  константна  неисп0 равность об зательно про вл етс  на его выходах и обнаруживаетс  в момент ее первого про влени , Повышение достоверности обуславливаетс  также тем, что при использовании мажоритарного устройства5 The claimed majority device, as compared with the prototype, provides an increase in the reliability of correct U-operation in asynchronous mode due to the fact that any single constant inequality is necessarily manifested at its outputs and is detected at the time of its first manifestation. An increase in reliability is also determined the fact that when using a majority device

5 в качестве схемы переноса в цифровых системах конвейерного типа, например, конвейерных сумматорах, обеспечиваетс  самосинхронизаци  схем, исключающа  возникновение ложных сигналов переноса.5, as a transfer circuit in digital conveyor-type systems, e.g. conveyor adders, self-synchronization of the circuits is ensured to prevent false transfer signals.

Claims (1)

0 Формула изобретени 0 Claims Мажоритарное устройство, содержащее с первого по третий элементы И и первый элемент ИЛИ, первый и второй входы которого соединены соответственно с вы5 ходами первого и второго элементов И, первые входы которых подключены соответственно к первому и второму входам устройства , третий вход которого соединен с вторыми входами первого и третьего-эле-.Majority device containing the first and third elements AND and the first element OR, the first and second inputs of which are connected respectively to the outputs of the first and second elements AND, the first inputs of which are connected respectively to the first and second inputs of the device, the third input of which is connected to the second inputs first and third ele. 0 ментов И, о т л и ч а ю щ ее с   тем, что. с целью повышени  надежности устройства за счет обеспечени  возможности его самосинхронизации и самопровер емости, введены с четвертого по восьмой элементы И,0 cops And, about l and ch and yshch with it that. in order to increase the reliability of the device by providing the possibility of its self-synchronization and self-verification, the fourth and eighth elements And are introduced, 5 с второго по четвертый элементы ИЛИ, с четвертого по шестой входы, а также первый и второй выходы, причем первый и четвертый , а также второй и п тый входы устройства выполнены парафазными, первый и5, from the second to the fourth elements OR, from the fourth to the sixth inputs, as well as the first and second outputs, the first and fourth, as well as the second and fifth inputs of the device are made paraphase, the first and 0 второй входы устройства соединены соответственно с первыми входами п того и шестого элементов И, выходы которых подключены соответственно к первому и второму входам третьего элемента ИЛИ, вы5 ход которого соединен с первым выходом устройства, четвертый вход устройства подключен соответственно к первым входам третьего и седьмого элементов И, п тый вход устройства подключен соответственно к первым входам четвертого и восьмого элементов И, шестой вход устройства соединен с вторыми входами второго и четвертого элементов И, выходы третьего и четвертого элементов И соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого подключен к вторым входам шестого и восьмого элементов И,0 the second inputs of the device are connected respectively to the first inputs of the fifth and sixth AND elements, the outputs of which are connected respectively to the first and second inputs of the third OR element, the output of which is connected to the first output of the device, the fourth input of the device is connected respectively to the first inputs of the third and seventh elements And, the fifth input of the device is connected respectively to the first inputs of the fourth and eighth elements And, the sixth input of the device is connected to the second inputs of the second and fourth elements And, the outputs are third of the fourth and fourth elements AND are connected respectively to the first and second inputs of the second OR element, the output of which is connected to the second inputs of the sixth and eighth elements AND, вторые входы п того и седьмого элементов И соединены с выходом первого элемента ИЛИ, выходы седьмого и восьмого элементов И соединены соответственно с первым и вторым входами четвертого элемента ИЛИ, выход которого подключен к второму выходу устройства.the second inputs of the fifth and seventh AND elements are connected to the output of the first OR element, the outputs of the seventh and eighth AND elements are connected respectively to the first and second inputs of the fourth OR element, the output of which is connected to the second output of the device. А ВA b А ВA b
SU914951293A 1991-06-08 1991-06-08 Majority device RU1802407C (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU914951293A RU1802407C (en) 1991-06-08 1991-06-08 Majority device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU914951293A RU1802407C (en) 1991-06-08 1991-06-08 Majority device

Publications (1)

Publication Number Publication Date
RU1802407C true RU1802407C (en) 1993-03-15

Family

ID=21582336

Family Applications (1)

Application Number Title Priority Date Filing Date
SU914951293A RU1802407C (en) 1991-06-08 1991-06-08 Majority device

Country Status (1)

Country Link
RU (1) RU1802407C (en)

Similar Documents

Publication Publication Date Title
US4279034A (en) Digital communication system fault isolation circuit
US4945540A (en) Gate circuit for bus signal lines
RU1802407C (en) Majority device
US3944975A (en) Signal checking system
US4337435A (en) Digital phase sequence detector
KR900005727A (en) Protection against loss or transfer of data due to switchover of replication systems
US6027243A (en) Parity check circuit
RU1780171C (en) Switching device
GB1289222A (en)
SU1136145A1 (en) Polyfunctional logic module
SU972513A2 (en) Device for checking pulse sequence
SU424120A1 (en) DEVICE FOR THE CONTROL OF DUPLATED CONTROL SYSTEMS
SU1078623A1 (en) Device for dividing pulse frequency with check
JP2949945B2 (en) Transmission line switching circuit
RU1805470C (en) Output unit of tester for digital units
SU1043668A1 (en) Pulse counter checking device
SU1125628A1 (en) Fault detection device for synchronized digital units
SU1094151A1 (en) Majority device
SU1580562A1 (en) Self-checking device for checking ""2 out of 62 code
SU473180A1 (en) Device for testing comparison circuits
JPH05236026A (en) Digital signal monitor circuit
SU381113A1 (en) DEVICE FOR TESTING RELAY CONTACTS FOR SERVICE LIFE
RU1354989C (en) Device for checking numeric units
SU1509902A2 (en) Device for detecting errors in code transmission
SU1665539A1 (en) Redundant video amplifier