RU1797109C - Сумматор по модулю три - Google Patents
Сумматор по модулю триInfo
- Publication number
- RU1797109C RU1797109C SU914937342A SU4937342A RU1797109C RU 1797109 C RU1797109 C RU 1797109C SU 914937342 A SU914937342 A SU 914937342A SU 4937342 A SU4937342 A SU 4937342A RU 1797109 C RU1797109 C RU 1797109C
- Authority
- RU
- Russia
- Prior art keywords
- adder
- modulo
- input
- output
- bit
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к вычислительной технике и микроэлектронике и может быть использовано при построении систем контрол и цифровых устройств, работающих в системе остаточных классов. Цель изобретени - повышение быстродействи сумматора по модулю три. Сумматор содержит одноразр дный двоичный сумматор, два полусумматора и элемент ИЛИ. На входы суммматора поступают двухразр дные полные операнды, на выходах формируетс двухразр дна сумма по модулю три входных операндов. 1 ил., 1 табл.
Description
Изобретение относитс к вычислительной технике и микроэлектронике и может быть использовано при построении систем контрол , а также цифровых устройств, работающих в системе остаточных классов.
Известен сумматор по модулю три, содержащий 6 элементов И. 2 элемента ИЛИ- НЕ, 2 элемента ИЛИ и 2 элемента сложени по модулю два 1.
Недостатком сумматора вл етс невозможность сложени по модулю три полных операндов (операндов, принимающих значени 0, 1, 2, 3)..
Наиболее близким по функциональным возможност м и конструкции техническим решением к предлагаемому вл етс сумматор по модулю три, который выполн ет сложение полных операндов и содержит два последовательно включенных одноразр дных двоичных сумматора.
Недостатком известного сумматора по модулю три вл етс низкое быстродействие , определ емое глубиной схемы и равное
Т 4tsM. где TSM - быстродействие однораз р дного двоичного сумматора.
Цель изобретени - повышение быстродействи сумматора по модулю три;
На чертеже представлена Функциональна схема сумматора по модулю три. Сумматор по модулю три содержит одноразр дный двоичный сумматор 1, два полусумматора 2 и 3, элемент ИЛИ 4, входы старшего 5 и младшего 6 разр дов первого операнда, входы старшего. 7 и младшего 8 разр дов второго операнда, выходы старшего 8 и младшего 10 разр дов суммы.
Сумматор по модулю три работает следующим образом. На входы 5 и 6 поступают соответственно старший Xi и младший Х2 разр ды первого операнда X 2Xi + Xzi на входы 7 и 8 - соответственно, старший YI и младший Y2 разр ды второго операнда Y 2Yt + Y2. На выходах 9 и 10 формируютс значени соответственно старшего Si и младшего S2 разр дов суммы S 2Si + 82 по модулю три входных операндов X и Y:
Ё
VI
Ч VI
О О
S (X Y)mod3
Работа сумматора по модулю три по сн етс приводимой ниже таблицей, Особенностью сумматора вл етс формирование на некоторых наборах остатков по модулю, равных 3. Это правомерно, поскольку Omod3 3mod3 и на входе действуют полные операнды, значени которых принадлежат множеству (0,1, 2, 3).
Достоинством сумматора по модулю три вл етс высокое быстродействие и проста конструкци . Быстродействие сумматора (врем задержки распространени сигналов) может быть рассчитано по формуле:
Т tsM +2tHS + т.или,
где tsM, tHs, или - соответственно быстродействие одноразр дного двоичного сумматора , полусумматора и элемента ИЛИл
Конструктивна сложность сумматора по модулю три равна примерно удвоенной сложности одноразр дного двоичного сумматора .
Claims (1)
- Формула из обретениСумматор по модулю три, содержащий одноразр дный двоичный сумматор, 1-й (I 1, 2), вход которого соединён с входом старшего разр да i-ro операнда, о т л и ч а ю - щ и и с тем, что, с целью повышени быстродействи , он содержит элемент ИЛИ и два полусумматора, 1-й вход первого из которых соединен с входом младшего разр да t-ro операнда, а выход Переноса соединен с третьим входом одноразр дного двоичного сумматора, выход суммы которого соединен с первым входом элемента ИЛИ, выход переноса соединен с первым входом второго полусумматора, второй вход которого соединен с выходом суммы первого полусумматора, а выход суммы - с выходом младшего разр да сумматора по модулю три, выход переноса соединен с вторым входом элемента ИЛ И, выход которого соединен с выходом старшего разр да сумматора помодулютри.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU914937342A RU1797109C (ru) | 1991-05-20 | 1991-05-20 | Сумматор по модулю три |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU914937342A RU1797109C (ru) | 1991-05-20 | 1991-05-20 | Сумматор по модулю три |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1797109C true RU1797109C (ru) | 1993-02-23 |
Family
ID=21575111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU914937342A RU1797109C (ru) | 1991-05-20 | 1991-05-20 | Сумматор по модулю три |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1797109C (ru) |
-
1991
- 1991-05-20 RU SU914937342A patent/RU1797109C/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР Ne 1381483, кл G 06 F 7/49, 1986.; Журавлев Ю.П. и др. Надежность и контроль ЭВМ. М.: Советское радио, 1978, с.-114-115, рис. 3.12; * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5650439A (en) | Binary multiplier cell circuit | |
RU1797109C (ru) | Сумматор по модулю три | |
RU2018927C1 (ru) | Сумматор по модулю три | |
RU2829093C1 (ru) | Накапливающий сумматор по произвольному модулю | |
RU2790638C1 (ru) | Многоразрядный сумматор по модулю | |
RU2030783C1 (ru) | Устройство для определения количества единиц в двоичном восьмиразрядном числе | |
US5978826A (en) | Adder with even/odd 1-bit adder cells | |
US4471455A (en) | Carry-forming unit | |
RU2090924C1 (ru) | Вычислительное устройство по модулю три | |
SU1136144A1 (ru) | Преобразователь кода Гре в двоичный код | |
SU1575172A1 (ru) | Четырехвходовый одноразр дный сумматор | |
SU374600A1 (ru) | Двухразрядный комбинационный сумматор | |
RU2149442C1 (ru) | Устройство для умножения по модулю семь | |
SU1019441A1 (ru) | Двоично-дес тичный сумматор | |
SU631918A1 (ru) | Устройство дл возведени в квадрат п-разр дных чисел | |
RU2248094C2 (ru) | Устройство преобразования из десятичной системы счисления в двоичную | |
RU2018924C1 (ru) | Сумматор по модулю семь | |
RU2143722C1 (ru) | Устройство для умножения по модулю семь | |
RU2090925C1 (ru) | Устройство для сложения | |
RU1783514C (ru) | Сумматор по модулю п ть | |
SU1136153A1 (ru) | Устройство дл вычислени функции @ = @ + @ | |
SU920710A1 (ru) | Сумматор последовательного действи | |
SU1689945A2 (ru) | Сумматор последовательного действи | |
SU1179322A1 (ru) | Устройство дл умножени двух чисел | |
SU1413623A1 (ru) | Устройство дл сложени в двоичном избыточном коде |