RU1774279C - Устройство дл измерени кратковременной нестабильности периода - Google Patents

Abstract

Изобретение используетс  дл  измерени  кратковременной нестабильности периода при исследовани х и испытани х различных генераторов, включа  и кварцевые Сущность изобретени : устройство содержит исследуемый генератор 1, управл емый генератор 2, блок 3 управлени , смеситель 4, фазовый детектор 5, два элемента 6, 17 задержки, триггер 7, компаратор 8, два коммутатора 9, 16, эталонный генератор 10, умножитель 11, два реверсивных счетчика 12, 13, два формировател  14, 15 импульсов, два элемента И 18, 19, блок 20 пам ти, блок 21 преобразовани , регистратор 22.5 ил.

Description

(Л

с

Фиг. 2

х| V4

4Ь.

Ю 1 Ю

Изобретение относитс  к импульсной технике и может быть использовано дл  измерени  кратковременной нестабильности периода при исследовани х и испытани х различных генераторов, включа  и кварце- вые.

Целью изобретени   вл етс  повышение точности.

На фиг.1 приведены временные диаграммы , по сн ющие процесс совпаде- ний импульсных потоков пакетами; на фиг.2 приведена функциональна  схема устройства дл  измерени  кратковременной нестабильности периода; на фиг.З - функциональна  схема блока управ- лени ; на фиг.4 - функциональна  схема первого коммутатора; на фиг.5 - функциональна  схема второго коммутатора.

Устройство дл  измерени  кратковременной нестабильности периода (фиг.2) содержит исследуемый генератор 1, управл емый генератор 2, блок 3 управлени , смеситель 4, фазовый детектор 5, элемент 6 задержки, триггер 7, компаратор 8, коммутатор 9, эталонный генератор 10, умножи- тель 11 частоты, реверсивные счетчики 12 и 13, формирователи 14 и 15 импульсов, коммутатор 1 б, элемент 17 задержки, элементы И 18 и 19, блок 20 пам ти, блок 21 преобразовани , регистратор 22.

Выход исследуемого генератора 1 соединен с первым входом смесител  4, второй вход которого соединен с выходом управл емого генератора 2. Управл ющий вход последнего соединен с выходом фазового детектора 5, первый вход которого соединен с выходом смесител  4 и входом компа- ратора 8. Второй вход компаратора соединен с вторым входом фазового детектора 5, выходом эталонного генератора 10 и входом умножител  11, выход которого соединен с входом формировател  15 импульсов . Выход формировател  15 соединен с входом элемента 17 задержки и вторым входом элемента И 18, первый вход которого соединен с выходом формировател  14, первым входом элемента И 19 и через элемент 6 задержки с первым входом коммутатора 9. Второй вход последнего соединен с выходом триггера 7, первый вход которого соединен с выходом элемента И 18 и с первым входом блока 3 управлени . Второй вход блока управлени  соединен с выходом элемента А 19, вход формировател  14 - с выходом компаратора 8. Второй вход триг- гера 7 соединен с первым выходом блока 3 управлени , второй выход которого соединен с входом установки реверсивного счетчика 12. Суммирующий и вычитающий входы счетчика 12 соединены соответственно с первым и вторым выходами коммутатора 9, третий и четвертый выходы которого соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика 13. Вход установки счетчика 13 соединен с третьим выходом блока 3 управлени , четвертый выход которого соединен с управл ющими входами коммутаторов 9 и 16. П тый выход блока 3 управлени  соединен с входом записи блока 20 пам ти, информационные входы которого соединены с соответствующими выходами коммутатора 16, информационные входы которого соединены с соответствующими выходами реверсивных счетчиков 12 и 13. Выход блока 20 пам ти через блок 21 преобразовани  соединен с входом регистратора 22.

Блок 3 управлени  (фиг.З) содержит триггер 23, три элемента НЕ 24, три элемента НЕ 25, триггер 26, элементы И 27, 28, 29 и 30. Первый вход блока 3 управлени  соединен с первым входом триггера 23, пр мой выход которого соединен со счетным входом триггера 26, с первым входом элемента И 27 и через последовательно соединенные элементы НЕ 24 с вторым входом элемента И 27. Выход последнего  вл етс  первым выходом блока и соединен с первыми входами элементов И 28 и 29, выходы которых  вл ютс  соответственно вторым и третьим выходами блока 3 управлени . Четвертый выход блока управлени  соединен с вторым входом элемента И 28 и пр мым выходом триггера 26, инверсный выход которого соединен с вторым входом элемента И 29. Инверсный выход триггера 23 соединен с первым входом элемента И 30 и через последовательно соединенные элементы НЕ 25 с вторым входом элемента И 30, выход которого  вл етс  п тым выходом блока 3 управлени , второй вход которого соединен с вторым входом триггера 23.

Коммутатор 9 (фиг.4) содержит элемент НЕ 31, элементы 2-2И-ИЛИ 32...35. Первый вход коммутатора 9 соединен с первым входом элемента 2-2И-ИЛИ 32 и третьим входом элемента 2 -2И-ИЛИ 34, первый вход которого соединен с вторым входом коммутатора , третьим входом элемента 2-2И- ИЛИ 32, первым входом элемента 2-2И-ИЛИ 33, третьим входом элемента 2- 2И-ИЛИ 35, четвертый вход которого соединен с четвертыми входами элементов 2-2И-ИЛИ 32, 33, 34. Вход элемента НЕ 31 соединен с входом управлени  коммутатора и с вторыми входами элементов 2-2И-ИЛ11 32.,.35. Третий вход элемента 2-2И-ИЛИ 33 и первый вход элемента 2-2И-ИЛИ 35 соединены с общей шиной, а выходы элементов 2-2И-ИЛИ 32.„35  вл ютс  соответственно

первым, вторым, третьим, четвертым выходами коммутатора 9.

Коммутатор 16 (фиг.5) содержит элемент НЕ 36 и элементы 2-2И-ИЛИ 37. Первый вход коммутатора 16 соединен с первыми входами элементов 2-2И-ИЛИ 37. вторые входы которых объединены и соединены с выходом элемента НЕ 36. Вход последнего соединен с входом управлени  коммутатора 16 и четвертыми входами элементов 2-2И-ИЛИ 37, третьи входы которых соединены°с вторыми входами коммутатора, выходными шинами которого  вл ютс  выходы элементов 2-2И-ИЛИ 37.

Устройство дл  измерени  кратковременной нестабильности периода работает следующим образом.

Частота выходного сигнала исследуемого генератора 1

 

fx fxo±Afx.

где fxo среднее значение частоты исследуемого генератора, смешиваетс  в смесителе 4 с частотой управл емого генератора 2, равной

и

fyr fxo

±fx

В результате на выходе смесител  4 формируетс  сигнал с частотой

fx

Afx

Затем в компараторе 8 осуществл етс  умножение частотных флуктуации. Частота его выходного сигнала описываетс  функцией

fx fxo ± К A fx,

где К - коэффициент умножени  компаратора 8.

Смеситель 4, управл емый генератор 2 и фазовый детектор 5 вход т в состав кольца фазовой автоподстройки частоты, предназначенного дл  поддержани  на выходе смесител  4 средней частоты, равной центральной частоте полосы пропускани  компаратора 8. Это позвол ет получить минимальные частотные шумы последнего.

Соотношение (4) выразим через среднее значение периода исследуемой частоты и его отклонение

Тх Тхо±АТх.(5)

Изменение периода исследуемой частоты определ етс  из соотношени 

KAfx 1/Txo-1/(Тхо±ДТх)(6)

0

и равно

АТх-К Л (fxn ±KAfx)l .(7)

Умножитель 11 частоты формирует из выходного сигнала эталонного генератора 10 сигнал с требуемым значением периода опорной частоты:

5

То Тхо АТц,

-|2i

где АТН --; Ту NXTX N0T0:

15

20

25

30

35

40

45

50

55

гу;г интервал усреднени .

Импульсы исследуемой и опорной частот поступают соответственно на первый формирователь 14 импульсов и второй формирователь 15 импульсов, на выходах которых формируютс  последовательности исследуемых импульсов калиброванной длительности тп (фиг.Ча) и опорных импульсов калиброванной длительности тп (фиг. 16). Эти последовательности подаютс  на входы первого элемента И 18. На выходе последнего образуютс  основные пакеты совпадений (фиг.1в).

Последовательность опорных импульсов задерживаетс  элементом 17 задержки на временной интервал т.31 (фиг.1г) и совместно с последовательностью исследуемых импульсов подаетс  на второй элемент И 19. На его выходе образуютс  вспомогательные пакеты совпадений (фиг.1д).

Основные и вспомогательные пакеты совпадений поступают на узел 3 управлени , на первом, втором, третьем, четвгртом и п том выходах которого формируютс  соответствующие импульсы управлени . Первый импульс управлени  совпадает по времени с первым импульсом каждого основного пакета совпадений, второй импульс управлени  - с первым импульсом четных пакетов совпадений (фиг.1е), третий импульс управлени  - с первым импульсом нечетных пакетов совпадений (фиг.1ж), четвертый импульс (фиг.1з) управлени  измен ет свой уровень (отуровн  логического О до уровн  логической 1 и наоборот) по первому импульсу каждого основного пакета совпадений, п тый импульс (фиг.1и) управлени  совпадает по времени с первым импульсом каждого вспомогательного пакета совпадений.

Первый импульс управлени  по началу каждого пакета совпадений устанавливает триггер 7 в нулевое состо ние, после чего на его счетный вход начинают поступать импульсы пакета совпадений. Таким образом, на выходе триггера 7 формируютс  пачки импульсов, причем количество импульсов в

пачке равно N7 Nn/2, где Nn - количество импульсов в основном пакете совпадений.

Импульсы исследуемой частоты задерживаютс  в первом элементе 6 .задержки дл  исключени  сбоев в реверсивных счетчиках 12, 13 и поступают на первый вход первого коммутатора 9.

При единичном уровне четвертого импульса управлени  на выходы первого коммутатора 9 поступают: на первый-импульсы исследуемой частоты, на второй и третий- половина импульсов основного пакета совпадений , на четвертый-нулевой уровень. Поскольку первый реверсивный счетчик 12 устанавливаетс  в ноль вторыми импульсами управлени  (первыми импульсами четных пакетов совпадений), по которым формируетс  единичный уровень четвертого импульса управлени , то к началу очередного нечетного пакета совпадений в нем по вл етс  код Nxj - Nnj/2.

По началу очередного нечетного пакета совпадений второй реверсивный счетчик 13 устанавливаетс  в нулевое состо ние и формируетс  нулевой уровень четвертого импульса управлени , по которому на выходы первого коммутатора 9 поступают: на первый выход половина импульсов пакета совпадений , на второй-нулевой уровень, на третий-импульсы исследуемой, частоты, на четве ртый-половина импульсов пакета совпадений . Вследствие этого к началу последующего четного пакета совпадений на выходе первого реверсивного счетчика 12 формируетс  код

Nn (| + 1) Nxj - Nnj/2 + NnO + ij/2, (8)

а на выходе второго реверсивного счетчика 13 - NxQ + 1) - NnO + 1)/2. Код NxxO + 1) через второй коммутатор 16 п тым импульсом управлени  заноситс  в блок 20 пам ти.

Учитыва  изложенное, можно показать, что к началу последующего нечетного пакета совпадений в первом реверсивном счетчике 12 сформируетс  код Nx(j + 2) - Nn(j + + 2)/2, а во втором реверсивном счетчике 13 - Nx(j + 2) NxQ + 1) - NnO + 1)/2 + NnO + + 2)/2. П тым импульсом управлени  код NxsiO 2) через второй коммутатор 16 заноситс  в блок 20 пам ти.

Следовательно, каждым п тым импульсом управлени  в блок 20 пам ти заноситс  KOflNxsj.

Блок 21 преобразовани  осуществл ет преобразование по алгоритму

ДТ„±ДТХ To/Nx j .(9)

Результат преобразовани  поступает дл  визуализации (индикации) на регистратор 22.

Работа отдельных сложных узлов устройства .

Блок 3 управлени . По первым импульсам основных и вспомогательных пакетов

триггер 23 устанавливаетс  в единичное и нулевое состо ние, формирователи коротких импульсов на элементах Н Е 24 и элементе И 27, элементах НЕ 25 и элементе И 30 соответственно по переднему и заднему

фронтам выходного сигнала триггера 23 формируют на первом, п том выходах блока 3 управлени  импульсы управлени . Четвертый импульс управлени  формируетс  триггером 26 из выходного сигнала триггера

23. При единичном уровне сигнала на пр мом и инверсном выходах триггера 26 первый импульс управлени  проходит соответственно на второй и третий выходы блока 3 управлени .

Первый коммутатор 9. При единичном

уровне сигнала на управл ющем входе первого коммутатора 9 на его выходы поступают: на первый выход импульсы исследуемой частоты через элемент 2-2И-ИЛИ 32, на

второй и третий выходы половина импульсов пакета совпадений через соответственно элемент 2-2И-ИЛИ 33 и элемент 2-2И-ИЛИ 34, на четвертый выход нулевой уровень. При нулевом уровне сигнала на

управл ющем входе первого коммутатора 9 на его первый, второй, третий и четвертый выходы поступают соответственно половина импульсов пакета совпадений, нулевой уровень, импульсы исследуемой частоты и

половина импульсов пакета совпадений.

Второй коммутатор 16. При единичном уровне сигнала на управл ющем входе второго коммутатора 16 на его выход поступают сигналы с первого входа, а при нулевом

уровне сигнала - с второго входа.

Блок 21 преобразовани  может быть выполнен на ПЗУ, в котором предварительно занесена таблица истинности, рассчитанна  по соотношению (9), или на цифроаналоговом преобразователе.

По сравнению с прототипом за вл емое устройство дл  измерени  кратковременной нестабильности периода имеет более высокую точность измерений, обусловленную уменьшением погрешности от квантовани , упрощенную конструкцию, что объ сн етс  отсутствием в составе устройства многоразр дных делителей с соответствующими схемами управлени .

Claims (1)

1. Формула изобретени 

   Устройство дл  измерени  кратковременной нестабильности периода, содержащее исследуемый генератор, управл емый генератор, смеситель, фазовый детектор,

   компаратор, эталонный генератор, умножитель частоты, триггер, два реверсивных счетчика, последовательно соединенные блок преобразовани  и регистратор, выход исследуемого генератора соединен с первым входом смесител  второй вход которо- го соединен с выходом управл емого генератора, вход управлени  которого соединен с выходом фазового детектора, первый вход которого соединен с выходом смесител  и первым входом компаратора, второй вход которого соединен с вторым входом фазового детектора, выходом эталонного генератора и входом умножител  частоты, отличающеес  тем, что, с целью повышени  точности, в него введены два элемента задержки, два формировател  импульсов, два коммутатора два элемента И, блок пам ти, блок управлени , первый вход которого соединен с выходом первого элемента 1/1 и первым входом триггера, вто- рой вход которого соединен с первым выходом блока управлени , второй вход которого соединен с выходом второго элемента И, первый вход которого соединен с первым входом первого элемента И, выхо- дом первого формировател  и через первый элемент задержки - с первым входом первого коммутатора второй вход которого со , ;ФигЯ

   единен с выходом триггера выход компаратора соединен с входом первого формировател  импульсов выход умножител  соединен с входом второго формировател  импульсов, выход которого соединен с вторым входом первого элемента И и через второй элемент задержки - с вторым входом второго элемента И, второй выход блока управлени  соединен с входом установки первого реверсивного счетчика, суммирующий и вычитающий входы которого соединены соответственно с первым и вторым входами первого коммутатора, третий и четвертый выходы которого соединены соответственно с суммирующим и вычитающим входами второго реверсивного счетчика, вход установки которого соединен с третьим выходом блока управлени , четвертый выход которого соединен с входами управлени  первого и второго коммутаторов, п тый выход блока управлени  соединен с входом записи блока пам ти, информационный вход которого соединен с выходом второго коммутатора, информационные входы которого соединены с соответствующими выходами первого и второго реверсивных счетчиков, выход блока пам ти соединен со входом блока преобразовани 

   .1

   L

   P«3