RU168565U1 - Реконфигурируемый вычислительный модуль - Google Patents
Реконфигурируемый вычислительный модуль Download PDFInfo
- Publication number
- RU168565U1 RU168565U1 RU2016145470U RU2016145470U RU168565U1 RU 168565 U1 RU168565 U1 RU 168565U1 RU 2016145470 U RU2016145470 U RU 2016145470U RU 2016145470 U RU2016145470 U RU 2016145470U RU 168565 U1 RU168565 U1 RU 168565U1
- Authority
- RU
- Russia
- Prior art keywords
- computing
- fpgas
- fpga
- interface
- pci
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
Abstract
Полезная модель относится к области вычислительной техники, в частности к вычислительным устройствам с перестраиваемой архитектурой, использующим программируемые логические интегральные схемы (ПЛИС), и может быть использована в реконфигурируемых вычислительных блоках многопроцессорных вычислительных систем, предназначенных для решения трудоемких задач и обработки больших информационных массивов и потоков, с использованием распараллеливания и конвейеризации вычислительных процессов.Задача, на решение которой направлена предлагаемая полезная модель, заключается в создании высокопроизводительного реконфигурируемого вычислительного модуля.Техническим результатом предлагаемой полезной модели является повышение вычислительной мощности и снижение удельной мощности энергопотребления.Указанный результат достигается за счет того, что устройство содержит внешний порт для обмена информацией 4, коммутатор PCI-Express 1, интерфейсную ПЛИС 2, группу из N вычислительных ПЛИС 3, 3, …, 3, высокоскоростные интерфейсы PCI-Express 5 и 6, 6, …, 6, блок 9 оперативного конфигурирования интерфейсной ПЛИС, блок контроля и управления питанием 15, блок мониторинга 17, внешний порт контроля и управления JTAG 11, память 16 конфигурации интерфейсной ПЛИС, двунаправленную общую шину 14, группу из N вычислительных СБИС 8, 8, …, 8, группу из N памятей 10, 10, …, 10стартовых конфигураций вычислительных ПЛИС, блок 13 оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС и блок синхронизации 20. 1 ил.
Description
Полезная модель относится к области вычислительной техники, в частности к вычислительным устройствам с перестраиваемой архитектурой, использующим программируемые логические интегральные схемы (ПЛИС), и может быть использована в реконфигурируемых вычислительных блоках многопроцессорных вычислительных систем, предназначенных для решения трудоемких задач и обработки больших информационных массивов и потоков, с использованием распараллеливания и конвейеризации вычислительных процессов.
Известен вычислительный модуль (RU №137137 U1, МПК G06F 15/16, заявлено 07.10.2013, опубликовано 21.01.2014, БИ №3), содержащий два внешних порта для обмена информацией, коммутатор PCI-Express, интерфейсную и N вычислительных ПЛИС, каждая из которых содержит высокоскоростной последовательный интерфейс PCI-Express, причем порты коммутатора PCI-Express соединены с внешними портами модуля и с интерфейсами PCI-Express интерфейсной ПЛИС и N вычислительных ПЛИС.
Недостатком данного вычислительного модуля является невысокая вычислительная мощность при относительно высокой мощности потребления при реализации трудоемких вычислительных алгоритмов, а также малоэффективная система конфигурирования ПЛИС и недостаточно высокая надежность работы модуля.
Причинами, препятствующими достижению технического результата, являются как невысокая эффективность использования вычислительных ресурсов ПЛИС, так и относительно низкие рабочие частоты выполнения трудоемких вычислительных алгоритмов, связанных с большим уровнем накладных расходов и внутренней структурой ПЛИС, а также отсутствие систем стартового конфигурирования, независимого оперативного реконфигурирования вычислительных ПЛИС, и мобильного, в зависимости от выполняемой задачи, реконфигурирования интерфейсной ПЛИС, и системы контроля и управления температурным режимом работы вычислительных ПЛИС.
Наиболее близким устройством того же назначения к заявленной полезной модели по совокупности признаков является принятый за прототип реконфигурируемый вычислительный модуль (RU №144357 U1, МПК G06F 15/16, заявлено 11.04.2014, опубликовано 20.08.2014, БИ №23), содержащий внешний порт для обмена информацией, коммутатор PCI-Express, интерфейсную и восемь вычислительных ПЛИС, каждая из которых содержит высокоскоростной последовательный интерфейс PCI-Express, причем порты коммутатора PCI-Express соединены с внешними портами модуля и с интерфейсами PCI-Express интерфейсной ПЛИС и восьми вычислительных ПЛИС, блок оперативного конфигурирования ПЛИС, память стартовых конфигураций вычислительных ПЛИС, блок контроля и управления питанием и блок мониторинга, соединенные двунаправленными шинами с интерфейсной ПЛИС, а также введены порт контроля и управления JTAG и память конфигурации интерфейсной ПЛИС, соединенные с блоком оперативного конфигурирования ПЛИС, причем интерфейсная ПЛИС соединена двунаправленной общей шиной с восемью вычислительными ПЛИС, которые двунаправленной шиной мониторинга соединены с блоком мониторинга.
Недостатком данного реконфигурируемого вычислительного модуля является невысокая вычислительная мощность при относительно высокой мощности потребления при реализации трудоемких вычислительных алгоритмов.
Причиной, препятствующей достижению технического результата, является то, что при реализации трудоемких вычислительных алгоритмов на вычислительных ПЛИС имеет место большой процент накладных расходов, что уменьшает эффективность использования вычислительных ресурсов, а также невысокие рабочие частоты выполнения операций, что связанно со спецификой внутренней структуры ПЛИС.
Задача, на решение которой направлена предлагаемая полезная модель, заключается в создании высокопроизводительного реконфигурируемого вычислительного модуля.
Техническим результатом предлагаемой полезной модели является повышение вычислительной мощности и снижение удельной мощности энергопотребления.
Под удельной мощностью энергопотребления при решении трудоемких задач следует понимать потребляемую мощность, затрачиваемую на решение ʺодногоʺ трудоемкого алгоритма.
Указанный технический результат при осуществлении изобретения достигается тем, что в реконфигурируемый вычислительный модуль, содержащий
внешний порт для обмена информацией 4, коммутатор PCI-Express 1, интерфейсную ПЛИС 2 и группу из N вычислительных ПЛИС 31, 32, …, 3N, каждая из которых содержит высокоскоростной последовательный интерфейс PCI-Express, причем порты коммутатора PCI-Express 1 соединены с внешним портом модуля 4 и с интерфейсами PCI-Express 5 интерфейсной ПЛИС и 61, 62, …, 6N вычислительных ПЛИС, а также содержащий блок 9 оперативного конфигурирования интерфейсной ПЛИС, блок контроля и управления питанием 15 и блок мониторинга 17, соединенные двунаправленными шинами с интерфейсной ПЛИС 2, внешний порт контроля и управления JTAG 11 и память 16 конфигурации интерфейсной ПЛИС, соединенные с блоком 9 оперативного конфигурирования интерфейсной ПЛИС, причем интерфейсная ПЛИС соединена двунаправленной общей шиной 14 с N вычислительными ПЛИС 31, 32, …, 3N, соединенных двунаправленной шиной мониторинга 18 с блоком мониторинга 17,
дополнительно введены группа из N вычислительных СБИС 81, 82, …, 8N, группа из N памятей 101, 102, …, 10N стартовых конфигураций вычислительных ПЛИС, блок 13 оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС и блок синхронизации 20,
причем блок 13 оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС и блок синхронизации 20 соединены с интерфейсной ПЛИС 2,
каждая СБИС из группы N вычислительных СБИС 81, 82, …, 8N соединена индивидуальными двунаправленными информационными шинами 191, 192, …, 19N с соответствующими вычислительными ПЛИС 31, 32, …, 3N, шиной синхронизации 12 с блоком синхронизации 20 и двунаправленной шиной мониторинга 18 с блоком мониторинга 17,
каждая ПЛИС из группы N вычислительных ПЛИС 31, 32, …, 3N соединена с соответствующими памятями 101, 102, …, 10N стартовых конфигураций вычислительных ПЛИС, которые шиной оперативного реконфигурирования 7 также соединены между собой и с блоком 13 оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС.
На фиг. 1 приведена функциональная схема предлагаемого реконфигурируемого вычислительного модуля.
На фиг. 1 приняты следующие обозначения:
1 - коммутатор PCI-Express;
2 - интерфейсная ПЛИС;
31, 32, …, 3N - группа из N вычислительных ПЛИС;
4 - высокоскоростной входной порт последовательного интерфейса PCI-Express;
5 - высокоскоростной последовательный интерфейс PCI-Express между коммутатором PCI-Express 1 и интерфейсная ПЛИС;
61, 62, …, 6N - группа из N высокоскоростных последовательных интерфейсов PCI-Express между коммутатором PCI-Express 1 и вычислительными ПЛИС 31, 32, …, 3N;
7 - шина оперативного реконфигурирования памятями стартовых конфигураций вычислительных ПЛИС 31, 32, …, 3N;
81, 82, …, 8N - группа из N вычислительных СБИС;
9 - блок оперативного конфигурирования интерфейсной ПЛИС;
101, 102, …, 10N - группа из N памятей стартовых конфигураций вычислительных ПЛИС 31, 32, …, 3N;
11 - внешний порт контроля и управления JTAG;
12 - шина синхронизации вычислительных СБИС 81, 82, …, 8N;
13 - блок оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС 31, 32, …, 3N;
14 - двунаправленная общая шина;
15 - блок контроля и управления питанием;
16 - память конфигурации интерфейсной ПЛИС;
17 - блок мониторинга;
18 - двунаправленная шина мониторинга;
191, 192, …, 19N - группа из N индивидуальных двунаправленных информационных шин вычислительных СБИС 81, 82, …, 8N;
20 - блок синхронизации.
Коммутатор PCI-Express 1 предназначен для организации обмена информацией с интерфейсной ПЛИС 2 и вычислительными ПЛИС 31, 32, …, 3N по входному порту 4 и организации взаимодействия вычислительных ПЛИС 31, 32, …, 3N между собой по интерфейсам PCI-Express 61, 62, …, 6N. Коммутатор PCI-Express 1 содержит N+2 высокоскоростных портов, которые соединены с входным портом PCI-Express 4, с интерфейсной ПЛИС 2 по интерфейсу PCI-Express 5, с N вычислительными ПЛИС 31, 32, …, 3N по N интерфейсам PCI-Express 61, 62, …, 6N.
Вычислительные ПЛИС 31, 32, …, 3N предназначены для аппаратной реализации фрагментов трудоемких алгоритмов вычислительных задач, осуществляют высокопроизводительную обработку поступающих входных данных, а также предварительную обработку данных для вычислительных СБИС 81, 82, …, 8N, обеспечивают обмен данными и результатами с вычислительными СБИС 81, 82, …, 8N.
Группа из N вычислительных СБИС 81, 82, …, 8N предназначена для прямой схемотехнической реализации критических участков трудоемких фрагментов вычислительных алгоритмов. Вычислительные СБИС 81, 82, …, 8N реализуются как заказные СБИС для реализации определенных алгоритмов.
Интерфейсная ПЛИС 2 предназначена для организации обмена информацией с блоком мониторинга 17, блоком 13 оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС, с блоком контроля и управления питанием 15, с блоком синхронизации 20 вычислительных СБИС 81, 82, …, 8N, а также для оперативного реконфигурирования вычислительных ПЛИС 31, 32, …, 3N.
Блок 9 оперативного конфигурирования интерфейсной ПЛИС предназначен для организации конфигурирования интерфейсной ПЛИС 2 по порту JTAG 11 и из памяти 16 конфигурации интерфейсной ПЛИС, предназначенной для хранения ее рабочей конфигурации. Конфигурирование вычислительных ПЛИС 31, 32, …, 3N выполняется по двунаправленной общей шине 14.
Группа из N памятей 101, 102, …, 10N стартовых конфигураций вычислительных ПЛИС 31, 32, …, 3N предназначена для хранения стартовых конфигураций вычислительных ПЛИС 31, 32, …, 3N, которые в общем случае могут быть как одинаковыми, так и различными, в случае организации внутри модульного конвейера обработки данных.
Порт контроля и управления JTAG 11 предназначен для организации загрузки вычислительных ПЛИС 31, 32, …, 3N и интерфейсной ПЛИС 2 средствами САПР от управляющего компьютера.
Блок 13 оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС 31, 32, …, 3N предназначен для управления изменениями стартовых конфигураций вычислительных ПЛИС 31, 32, …, 3N в группе из N памятей 101, 102, …, 10N через интерфейсную ПЛИС 2.
Блок контроля и управления питанием 15 предназначен для контроля и управления питанием вычислительных ПЛИС 31, 32, …, 3N и вычислительных СБИС 81, 82, …, 8N.
Блок мониторинга 17 предназначен для контроля температурного режима вычислительных ПЛИС 31, 32, …, 3N и вычислительных СБИС 81, 82, …, 8N по шине мониторинга 18, с использованием датчиков температуры, встроенных в вычислительные ПЛИС 31, 32, …, 3N и вычислительные СБИС 81, 82, …, 8N.
Блок синхронизации 20 предназначен для обеспечения рабочими частотами вычислительных СБИС 81, 82, …, 8N, которые настраиваются на конкретные вычислительные СБИС 81, 82, …, 8N и вычислительные алгоритмы, реализуемые в них.
Принцип работы предлагаемого устройства состоит в следующем.
При решении трудоемких задач и обработке больших информационных массивов и потоков, с использованием распараллеливания и конвейеризации вычислительных процессов, для ускорения вычислений осуществляется декомпозиция вычислительных процессов на функциональные фрагменты, исполняемые универсальными и специализированными устройствами, которые объединяются в определенные конфигурации, изменяемые динамически или статически. При этом на универсальные устройства возлагаются задачи выполнения не трудоемких алгоритмов, а также функции предварительной обработки и подготовки данных для трудоемких алгоритмов и обмен данными и результатами с внешними устройствами. Архитектура специализированных устройств адаптируется к особенностям исполняемых вычислительных процессов.
В предлагаемом реконфигурируемом вычислительном модуле функции универсальных устройств выполняют вычислительные ПЛИС 31, 32, …, 3N, а функции специализированных устройств выполняют вычислительные СБИС 81, 82, …, 8N, которые реализуются на заказных СБИС и предназначены для прямой технической реализации конкретных критических фрагментов алгоритмов, которые могут присутствовать в различных вычислительных задачах.
Предлагаемый реконфигурируемый вычислительный модуль работает следующим образом.
Перед началом работы предлагаемого реконфигурируемого вычислительного модуля (например, при изготовлении или наладке в заводских условиях или настройке у пользователя) по внешнему порту конфигурирования JTAG 11 осуществляется запись стартовых конфигураций в перепрограммируемые память 16 для интерфейсной ПЛИС и памяти 101, 102, …, 10N для вычислительных ПЛИС.
После включения питания осуществляется загрузка рабочей конфигурации в интерфейсную ПЛИС 2 блоком 9 оперативного конфигурирования ПЛИС из памяти 16 конфигурации интерфейсной ПЛИС и стартовые конфигурации в вычислительные ПЛИС 31, 32, …, 3N из памятей стартовых конфигураций 101, 102, …, 10N. После загрузки операционной системы управляющей вычислительной машины, в адресном пространстве PCI_Express которой размещаются конечные устройства интерфейсная ПЛИС 2 и вычислительные ПЛИС 31, 32, …, 3N, реконфигурируемый вычислительный модуль подготовлен к работе. При этом рабочая конфигурация интерфейсной ПЛИС 2 должна обеспечивать все необходимые функции управления, к которым, прежде всего, относится организация обмена информацией по входному порту PCI-Express 4 посредством ресурсов высокоскоростных последовательных интерфейсов PCI-Express с блоком мониторинга 17, с блоком 13 оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС, с блоком контроля и управления питанием 15, с блоком синхронизации 20 вычислительных СБИС 81, 82, …, 8N, а также для оперативного реконфигурирования вычислительных ПЛИС 31, 32, …, 3N. Стартовые конфигурации вычислительных ПЛИС 31, 32, …, 3N обеспечивают соответствующие ресурсы конечных устройств PCI-Express в адресном пространстве управляющей вычислительной машины, чтобы после реконфигурирования вычислительных ПЛИС 31, 32, …, 3N уже рабочими проектами, от интерфейсной ПЛИС 2 по общей шине конфигурирования 14, не выполнять перезагрузку управляющей вычислительной машины, к которой подключен вычислительный модуль, что увеличивает время полезной работы.
После инициализации портов коммутатора PCI-Express 1 и высокоскоростного последовательного интерфейса PCI-Express 5 интерфейсной ПЛИС 2, присвоения им адресов в пространстве памяти управляющей машины, переконфигурирования вычислительных ПЛИС 31, 32, …, 3N их рабочими проектами, в зависимости от алгоритмов выполняемых задач, может осуществляться высокоскоростной обмен информацией по входному порту 4 и портами PCI-Express интерфейсной ПЛИС 2 и вычислительных ПЛИС 31, 32, …, 3N.
Предлагаемый реконфигурируемый вычислительный модуль поддерживает следующие системы обмена данными:
- обмен индивидуальными данными по входному порту 4 непосредственно с вычислительными ПЛИС 31, 32, …, 3N через коммутатор PCI-Express 1 с максимальной скоростью обмена 
, где 
- максимальная скорость обмена внешнего порта 4, а коэффициент 0.5 соответствует накладным расходам на арбитраж между N вычислительными ПЛИС 31, 32, …, 3N;
- обмен индивидуальными данными между парами вычислительных ПЛИС 31, 32, …, 3N через коммутатор PCI-Express 1 непосредственно при организации внутри модульной конвейеризации вычислительных процессов с максимальной скоростью обмена V2max=1.0*Vmax, где 
- максимальная скорость обмена между портами коммутатор PCI-Express 1, где коэффициент 1.0 соответствует отсутствию накладных расходов на арбитраж, так как взаимодействие осуществляется непосредственно между двумя устройствами.
В соответствии с этим, ожидаемая скорость обмена информацией N вычислительных ПЛИС 31, 32, …, 3N через входной порт 4 будет находиться в диапазоне от V1max=
, при работе всех вычислительных ПЛИС только по внешнему порту, до 
, при организации конвейерной обработки информации внутри модуля, при которой исходные данные последующих ступеней конвейера готовятся на предыдущих, и обмене по внешнему порту только через одну из вычислительных ПЛИС.
В предлагаемом модуле имеется возможность установить индивидуальные пороги тепловой защиты для вычислительных ПЛИС 31, 32, …, 3N и вычислительных СБИС 81, 82, …, 8N. Во время выполнения задачи осуществляется автоматический контроль температурного режима и имеется возможность индивидуального (независимого) отключения рабочего напряжения от вычислительных ПЛИС 31, 32, …, 3N и вычислительных СБИС 81, 82, …, 8N, на основании информации, получаемой с блока мониторинга 17, который по шине мониторинга 18 соединен с N вычислительными ПЛИС 31, 32, …, 3N и с N вычислительными СБИС 81, 82, …, 8N. Контроль и отключение рабочих напряжений осуществляется блоком контроля и управления питанием 15.
Вычислительные ПЛИС 31, 32, …, 3N могут конфигурироваться для реализации как однотипных вычислений совместно с приданными им вычислительными СБИС 81, 82, …, 8N, так и для реализации различных ступеней при конвейерной обработке алгоритмов. При этом на вычислительные ПЛИС 31, 32, …, 3N возлагается функции обмена данными и результатами с внешним портом или с соседними вычислительными ПЛИС, а также подготовка и загрузка исходных данных для вычислительных СБИС 81, 82, …, 8N, чтение и дообработка результатов перед передачей их на следующие ступени, при конвейерной обработке, или на выходной порт модуля.
Предлагаемый реконфигурируемый вычислительный модуль со СБИС может быть выполнен на следующих элементах:
коммутатор PCI-Express 1 - на микросхеме РЕХ8732 фирмы PLX Technology;
интерфейсная ПЛИС 2 и вычислительные ПЛИС 31, 32, …, 3N - на микросхемах фирмы Xilinx XC7A35T-FGG484;
блок оперативного конфигурирования ПЛИС - на микросхеме CPLD ХС2С64А;
память 101, 102, …, 10N стартовых конфигураций вычислительных ПЛИС - на микросхемах на SPI-памяти N25Q064A11EF640;
порт контроля и управления JTAG 11 - с использованием штатного разъема MOLEX и микросхемы CPLD ХС2С64А;
память 16 конфигурации интерфейсной ПЛИС - на SPI-памяти N25Q032A11EF640;
блок мониторинга 17 - на микросхемах ТМР461AIRUNT и МАХ1239ЕЕЕ;
блок синхронизации 20 вычислительных СБИС - на микросхеме 570FCA000133DG.
На основании вышеизложенного, следует, что в предлагаемом реконфигурируемом вычислительном модуле, в сравнении с прототипом, выполняется двухуровневая реализации вычислительных алгоритмов: на первом уровне на вычислительные ПЛИС возлагаются функции предварительной обработки и подготовки данных в требуемом формате, а также обмен данными и результатами, а на втором уровне - заказные вычислительные СБИС выполняют схемотехническую реализацию критических участков трудоемких фрагментов вычислительных алгоритмов для заданных классов задач. При этом, у заказных СБИС в сравнении с универсальными ПЛИС снижены накладные расходы: на организацию соединений между элементами, которые состоят из совокупности сегментов трассировочных каналов, соединяемых друг с другом матрицами программируемых переключателей (ключей), на долю которых приходится до 90% площади кристалла, а также увеличенной задержкой при передачи данных между элементами, на долю которых приходится до 70% от времени выполнения операций, и избыточность на реализацию схем за счет высокого уровня универсализации.
Поэтому в предлагаемом реконфигурируемом вычислительном модуле вычисления на СБИС выполняются на более высоких частотах, следовательно, в сравнении с прототипом, обладает более высокими быстродействием и вычислительной мощностью, меньшей занимаемой площадью кристалла на единицу вычислений и меньшей удельной мощностью энергопотребления на единицу вычислений.
Таким образом, вышеизложенные сведения позволяют сделать вывод, что предлагаемый реконфигурируемый вычислительный модуль реализует поставленную задачу - решение трудоемких задач и обработка больших информационных массивов и потоков, с использованием распараллеливания и конвейеризации вычислительных процессов, обладает минимальными накладными расходами при схемотехнической реализации алгоритмов и соответствует заявляемому техническому результату - повышению вычислительной мощности за счет повышения рабочих частот, при снижении удельной мощности энергопотребления.
Claims (1)
- Реконфигурируемый вычислительный модуль, содержащий внешний порт для обмена информацией 4, коммутатор PCI-Express 1, интерфейсную ПЛИС 2 и группу из N вычислительных ПЛИС 31, 32, …, 3N, каждая из которых содержит высокоскоростной последовательный интерфейс PCI-Express, причем порты коммутатора PCI-Express 1 соединены с внешним портом модуля 4 и с интерфейсами PCI-Express 5 интерфейсной ПЛИС и 61, 62, …, 6N вычислительных ПЛИС, а также содержащий блок 9 оперативного конфигурирования интерфейсной ПЛИС, блок контроля и управления питанием 15 и блок мониторинга 17, соединенные двунаправленными шинами с интерфейсной ПЛИС 2, внешний порт контроля и управления JTAG 11 и память 16 конфигурации интерфейсной ПЛИС, соединенные с блоком 9 оперативного конфигурирования интерфейсной ПЛИС, причем интерфейсная ПЛИС соединена двунаправленной общей шиной 14 с N вычислительными ПЛИС 31, 32, …, 3N, соединенных двунаправленной шиной мониторинга 18 с блоком мониторинга 17, отличающийся тем, что в него дополнительно введены группа из N вычислительных СБИС 81, 82, …, 8N, группа из N памятей 101, 102, …, 10N стартовых конфигураций вычислительных ПЛИС, блок 13 оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС и блок синхронизации 20, причем блок 13 оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС и блок синхронизации 20 соединены с интерфейсной ПЛИС 2, каждая СБИС из группы N вычислительных СБИС 81, 82, …, 8N соединена индивидуальными двунаправленными информационными шинами 191, 192, …, 19N с соответствующими вычислительными ПЛИС 31, 32, …, 3N, шиной синхронизации 12 с блоком синхронизации 20 и двунаправленной шиной мониторинга 18 с блоком мониторинга 17, каждая ПЛИС из группы N вычислительных ПЛИС 31, 32, …, 3N соединена с соответствующими памятями 101, 102, …, 10N стартовых конфигураций вычислительных ПЛИС, которые шиной оперативного реконфигурирования 7 также соединены между собой и с блоком 13 оперативного реконфигурирования памятей стартовых конфигураций вычислительных ПЛИС.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2016145470U RU168565U1 (ru) | 2016-11-21 | 2016-11-21 | Реконфигурируемый вычислительный модуль |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2016145470U RU168565U1 (ru) | 2016-11-21 | 2016-11-21 | Реконфигурируемый вычислительный модуль |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU168565U1 true RU168565U1 (ru) | 2017-02-08 |
Family
ID=58450821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2016145470U RU168565U1 (ru) | 2016-11-21 | 2016-11-21 | Реконфигурируемый вычислительный модуль |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU168565U1 (ru) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU174347U1 (ru) * | 2017-05-18 | 2017-10-11 | Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" | Вычислительный модуль |
| RU2677363C1 (ru) * | 2017-07-24 | 2019-01-16 | Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" | Реконфигурируемая вычислительная система |
| RU2686004C1 (ru) * | 2018-07-26 | 2019-04-23 | Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" | Вычислительный модуль |
| RU2686017C1 (ru) * | 2018-06-14 | 2019-04-23 | Российская Федерация, от имени которой выступает ФОНД ПЕРСПЕКТИВНЫХ ИССЛЕДОВАНИЙ | Реконфигурируемый вычислительный модуль |
| RU2713757C1 (ru) * | 2019-04-29 | 2020-02-07 | Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" | Реконфигурируемая вычислительная система |
| RU2748299C1 (ru) * | 2020-10-02 | 2021-05-21 | Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" | Автономный вычислительный модуль с субмодулями |
| RU209707U1 (ru) * | 2020-12-10 | 2022-03-18 | Акционерное общество "Калужский электромеханический завод" | Вычислительно-интерфейсное устройство |
| RU2780169C1 (ru) * | 2021-11-29 | 2022-09-20 | Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" | Вычислительный модуль для многозадачных вычислительных систем |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU101225U1 (ru) * | 2010-09-06 | 2011-01-10 | Открытое акционерное общество "Научно-конструкторское бюро вычислительных систем" | Вычислительно-интерфейсный модуль |
| US8417774B2 (en) * | 2006-12-06 | 2013-04-09 | Fusion-Io, Inc. | Apparatus, system, and method for a reconfigurable baseboard management controller |
| RU144357U1 (ru) * | 2014-04-11 | 2014-08-20 | Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" | Реконфигурируемый вычислительный модуль |
| RU150420U1 (ru) * | 2014-09-17 | 2015-02-20 | Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" | Многофункциональный вычислительный модуль |
| US9081501B2 (en) * | 2010-01-08 | 2015-07-14 | International Business Machines Corporation | Multi-petascale highly efficient parallel supercomputer |
-
2016
- 2016-11-21 RU RU2016145470U patent/RU168565U1/ru active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8417774B2 (en) * | 2006-12-06 | 2013-04-09 | Fusion-Io, Inc. | Apparatus, system, and method for a reconfigurable baseboard management controller |
| US9081501B2 (en) * | 2010-01-08 | 2015-07-14 | International Business Machines Corporation | Multi-petascale highly efficient parallel supercomputer |
| RU101225U1 (ru) * | 2010-09-06 | 2011-01-10 | Открытое акционерное общество "Научно-конструкторское бюро вычислительных систем" | Вычислительно-интерфейсный модуль |
| RU144357U1 (ru) * | 2014-04-11 | 2014-08-20 | Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" | Реконфигурируемый вычислительный модуль |
| RU150420U1 (ru) * | 2014-09-17 | 2015-02-20 | Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" | Многофункциональный вычислительный модуль |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU174347U1 (ru) * | 2017-05-18 | 2017-10-11 | Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" | Вычислительный модуль |
| RU2677363C1 (ru) * | 2017-07-24 | 2019-01-16 | Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" | Реконфигурируемая вычислительная система |
| RU2686017C1 (ru) * | 2018-06-14 | 2019-04-23 | Российская Федерация, от имени которой выступает ФОНД ПЕРСПЕКТИВНЫХ ИССЛЕДОВАНИЙ | Реконфигурируемый вычислительный модуль |
| RU2686004C1 (ru) * | 2018-07-26 | 2019-04-23 | Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" | Вычислительный модуль |
| RU2713757C1 (ru) * | 2019-04-29 | 2020-02-07 | Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" | Реконфигурируемая вычислительная система |
| RU2748299C1 (ru) * | 2020-10-02 | 2021-05-21 | Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" | Автономный вычислительный модуль с субмодулями |
| RU209707U1 (ru) * | 2020-12-10 | 2022-03-18 | Акционерное общество "Калужский электромеханический завод" | Вычислительно-интерфейсное устройство |
| RU2780169C1 (ru) * | 2021-11-29 | 2022-09-20 | Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" | Вычислительный модуль для многозадачных вычислительных систем |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU168565U1 (ru) | Реконфигурируемый вычислительный модуль | |
| Huebner et al. | Real-time LUT-based network topologies for dynamic and partial FPGA self-reconfiguration | |
| US8756360B1 (en) | PCI-E compatible chassis having multi-host capability | |
| RU156778U1 (ru) | Реконфигурируемая вычислительная система | |
| CN108121672A (zh) | 一种基于NandFlash存储器多通道的存储阵列控制方法与装置 | |
| CN107070795B (zh) | 多通道交换网络中的通道选择 | |
| JP2000311156A (ja) | 再構成可能並列計算機 | |
| EP3707609A1 (en) | Inline ecc function for system-on-chip | |
| US10444813B2 (en) | Multi-criteria power management scheme for pooled accelerator architectures | |
| CN105103142A (zh) | 在计算节点中的代理之间共享固件 | |
| CN111684770A (zh) | 自识别互连拓扑 | |
| RU150420U1 (ru) | Многофункциональный вычислительный модуль | |
| US9830283B2 (en) | Multi-mode agent | |
| RU144357U1 (ru) | Реконфигурируемый вычислительный модуль | |
| CN111581152A (zh) | 可重构硬件加速soc芯片系统 | |
| RU174347U1 (ru) | Вычислительный модуль | |
| RU2686004C1 (ru) | Вычислительный модуль | |
| KR20040011665A (ko) | 버스 대역폭을 증가시키기 위한 메모리 컨트롤러, 이를이용한 데이터 전송방법 및 이를 구비하는 컴퓨터 시스템 | |
| RU166961U1 (ru) | Вычислительный модуль | |
| RU2677363C1 (ru) | Реконфигурируемая вычислительная система | |
| CN103294638A (zh) | 确定性高整体性多处理器片上系统 | |
| CN103246623A (zh) | Soc计算设备扩展系统 | |
| RU2720556C1 (ru) | Автономный вычислительный модуль | |
| RU72339U1 (ru) | Модуль многопроцессорной вычислительной системы (варинты) | |
| RU2202123C2 (ru) | Параллельная вычислительная система с программируемой архитектурой |