RU101225U1 - Вычислительно-интерфейсный модуль - Google Patents
Вычислительно-интерфейсный модуль Download PDFInfo
- Publication number
- RU101225U1 RU101225U1 RU2010137133/08U RU2010137133U RU101225U1 RU 101225 U1 RU101225 U1 RU 101225U1 RU 2010137133/08 U RU2010137133/08 U RU 2010137133/08U RU 2010137133 U RU2010137133 U RU 2010137133U RU 101225 U1 RU101225 U1 RU 101225U1
- Authority
- RU
- Russia
- Prior art keywords
- outputs
- inputs
- interface
- computer
- pci
- Prior art date
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
Полезная модель относится к области вычислительной техники и может быть использована в составе цифровых вычислительных систем интегрированной модульной авионики (ИМА). Сущность полезной модели заключается в расширении функциональных возможностей. Указанный технический результат достигается тем, что вычислительно-интерфейсный модуль содержит микропроцессор, два синхронных динамических ОЗУ, два коммутатора, РПЗУ начальной загрузки, РПЗУ программ и данных пользователя, два моста PCI Express - PCI, Ethernet-приемопередатчики, два контроллера шины USB, контроллер съемного накопителя информации, мультипротокольные приемопередатчики, часы реального времени, датчик температуры, последовательные РПЗУ, микроконтроллер, супервизор напряжений питания, таймер наработки, источники вторичных напряжений питания, первый и второй модули РМС/ХМС, генераторы тактовых серий, блок управления. 1 з.п. ф-лы, 1 ил.
Description
Полезная модель относится к области вычислительной техники и может быть использована в составе цифровых вычислительных систем интегрированной модульной авионики (ИМА).
Известна МикроЭВМ (см. авт.св. №1819017, МПК G06F 15/00, опубл. 20.09.1999 по заявке №4909548/24 от 07.02.1991, заявители Особое конструкторское бюро при заводе "Процессор"; Научно-исследовательский институт «Квант»), которая содержит центральный процессор, устройство ввода-вывода, статическое оперативное запоминающее устройство (ОЗУ), при этом магистраль подключена адресно-информационными, адресными и управляющими входами-выходами к центральному процессору, устройству ввода-вывода и статическому ОЗУ.
Признаки аналога, совпадающие с признаками заявляемой полезной модели, следующие: центральный процессор.
Причиной, препятствующей достижению заявляемого технического результата являются узкие функциональные возможности, которые не позволяют реализовать требуемые оперативно-тактические характеристики по обмену информацией со специальной аппаратурой.
Известна электронная вычислительная машина (см. пат. №2272317, МПК G06F15/00 (2006.01), опубл. 16.08.2004 по заявке №2004125141/09 от 16.08.2004, патентообладатель Федеральное государственное унитарное предприятие Государственный Рязанский приборный завод), которая содержит центральный процессор, перепрограммируемое энергонезависимое запоминающее устройство, энергозависимое запоминающее устройство, устройство ввода-вывода данных и постоянное энергонезависимое запоминающее устройство, предназначенное для однократного занесения в него информации при изготовлении ЭВМ и постоянного хранения ее без возможности изменения в процессе эксплуатации, а также для обеспечения выполнения хранящейся в нем вспомогательной программы.
Признаки аналога, совпадающие с признаками заявляемой полезной модели, следующие: центральный процессор, перепрограммируемое энергонезависимое запоминающее устройство.
Причиной, препятствующей достижению заявляемого технического результата являются узкие функциональные возможности, которые не позволяют реализовать требуемые оперативно-тактические характеристики по обмену информацией со специальной аппаратурой.
Наиболее близким аналогом к заявляемой полезной модели является вычислительная система для интервальных вычислений (см. пат. №2006929, МКИ G06F15/16, опубл. 30.01.1994 по заявке №4909594/24 от 11.02.1992, заявитель Центральный научно-исследовательский институт машиностроения «ЦНИИМАШ»), содержащая три процессора, три ОЗУ, устройство ввода-вывода, блок микропрограммного управления, блок постоянной памяти и шесть коммутаторов. Второе и третье ОЗУ соединены с вторым и третьим процессорами через коммутаторы, управляющие входы которых соединены с выходами блока постоянной памяти. Адресные входы блока постоянной памяти соединены с выходами двух сдвигающих регистров, введенных в первый процессор и подключенных входами к выходам арифметико-логического устройства. В третьем и втором процессорах введены коммутаторы, подключенные входами к выходу блока локальной памяти, а выходами к входу арифметико-логического устройства.
Признаки аналога, совпадающие с признаками заявляемой полезной модели, следующие: процессор, два ОЗУ, два коммутатора.
Причиной, препятствующей достижению заявляемого технического результата являются узкие функциональные возможности, которые не позволяют реализовать требуемые оперативно-тактические характеристики по обмену информацией со специальной аппаратурой.
Задача, на решение которой направлено заявляемое техническое решение, заключается в расширении функциональных возможностей заявляемой полезной модели.
Технический результат, заключается в организации обменов данными с накопителями данных за счет контроллера съемного накопителя информации, в организации обменов и аппаратной поддержки взаимодействия с внешними USB-устройствами за счет контроллеров шины USB, в обеспечение взаимодействия с внешними устройствами и специальной аппаратурой за счет интерфейсов: два канала Ethernet, два канала USB host, два канала RS-232/422/485, технологические разовые команды, IDE/CompactFlash.
В вычислительно-интерфейсном модуле, содержащем микропроцессор, два синхронных динамических ОЗУ, два коммутатора, дополнительно введены РПЗУ начальной загрузки, РПЗУ программ и данных пользователя, два моста PCI Express - PCI, Ethernet-приемопередатчики, два контроллера шины USB, контроллер съемного накопителя информации, мультипротокольные приемопередатчики, часы реального времени, датчик температуры, последовательные РПЗУ, микроконтроллер, супервизор напряжений питания, таймер наработки, источники вторичных напряжений питания, первый и второй модули РМС/ХМС, генераторы тактовых серий, блок управления, причем микропроцессор через интерфейс PCI Express соединен с первым коммутатором и вторым мостом PCI Express - PCI, через интерфейс Local BUS - с блоком управления, РПЗУ начальной загрузки, РПЗУ программ и данных пользователя, первым контроллером шины USB, через интерфейсы DDR2bus - с первым и вторым ОЗУ, через интерфейсы GMII - с Ethernet-приемопередатчиками, входы-выходы которых соединены с первыми входами-выходами дополнительно введенного общесистемного соединителя, вторые входы-выходы которого через первый интерфейс I2C соединены с входами-выходами микроконтроллера, датчика температуры, супервизора напряжений питания, с последовательными РПЗУ, с микропроцессором, входы-выходы которого через второй интерфейс I2C соединены с входами-выходами таймера наработки и часами реального времени, причем группа входов-выходов с третьего по шестой общесистемного соединителя соединена соответственно с группой входов-выходов с первого по четвертый второго коммутатора, пятые входы-выходы которого через интерфейс Serial RapidIO соединены с микропроцессором, который имеет дополнительные входы-выходы для интерфейса JTAG, входы-выходы UART0, UART1 для соединения с мультипротокольными приемопередатчиками и вход для соединения с первым выходом генераторов тактовых серий, выходы которых со второго по тринадцатый соединены соответственно с входами второго коммутатора, первого моста PCI Express - PCI, модулей РМС/ХМС, второго моста PCI Express - PCI, первого коммутатора, устройства ввода-вывода, микроконтроллера, Ethernet-приемопередатчиков, контроллеров шины USB и контроллера съемного накопителя информации, входы-выходы которого через второй интерфейс PCI 2 соединены с входами-выходами второго контроллера шины USB, второго моста PCI Express - PCI и с третьими входами-выходами второго модуля РМС/ХМС, первые, вторые и четвертые входы-выходы которого соединены соответственно со вторыми входами-выходами первого коммутатора, с девятыми и седьмыми входами-выходами общесистемного соединителя, восьмые и десятые входы-выходы которого соединены соответственно с четвертыми и вторыми входами-выходами первого модуля РМС/ХМС, первые и третьи входы-выходы которого соединены соответственно с первыми входами-выходами первого коммутатора и через первый интерфейс PCI 1 с первыми входами-выходами первого моста PCI Express - PCI, вторые входы-выходы которого соединены с третьими входами-выходами первого коммутатора, причем вход блока управления является первым входом общесистемного соединителя, вход источников вторичных напряжений питания является вторым входом общесистемного соединителя, первый и второй выходы блока управления являются соответственно выходом общесистемного соединителя и выходом блока управления через интерфейс разовых команд, выход контроллера съемного накопителя информации образует выход через интерфейс IDE/CompactFlash, причем Ethernet-приемопередатчики и мультипротокольные приемопередатчики, имеют дополнительные входы-выходы через интерфейсы два канала Ethernet и RS-232/422/485 соответственно, первый контроллер шины USB имеет дополнительные входы-выходы через интерфейсы два канала USB host и один канал USB ОТG.
В вычислительно-интерфейсном модуле группа входов-выходов с первого по десятый общесистемного соединителя является соответственно группой входов-выходов с первого по десятый вычислительно-интерфейсного модуля, дополнительные входы-выходы первого контроллера шины USB являются соответственно одиннадцатыми и двенадцатыми дополнительными входами-выходами вычислительно-интерфейсного модуля через интерфейсы два канала USB host и один канал USB OTG, дополнительные входы-выходы мультипротокольных приемопередатчиков являются соответственно тринадцатыми и четырнадцатыми дополнительными входами-выходами вычислительно-интерфейсного модуля через интерфейсы RS-232/422/485, дополнительные входы-выходы микропроцессора являются пятнадцатыми дополнительными входами-выходами вычислительно-интерфейсного модуля через интерфейс JTAG, дополнительные входы-выходы Ethernet - приемопередатчиков являются соответственно шестнадцатыми и семнадцатыми дополнительными входами-выходами вычислительно-интерфейсного модуля через интерфейсы два канала Ethernet, первый вход общесистемного соединителя является первым входом вычислительно-интерфейсного модуля, второй вход общесистемного соединителя является вторым входом вычислительно-интерфейсного модуля, выход общесистемного соединителя является первым выходом вычислительно-интерфейсного модуля, выход контроллера съемного накопителя информации через интерфейс IDE/CompactFlash является вторым выходом вычислительно-интерфейсного модуля через интерфейс IDE/CompactFlash, второй выход блока управления через интерфейс разовых команд является третьим выходом вычислительно-интерфейсного модуля через интерфейс разовых команд.
Вариант исполнения структурной схемы вычислительно-интерфейсного модуля представлен на чертеже в качестве примера.
Вычислительно-интерфейсный модуль 1 содержит микропроцессор 2, синхронные динамические ОЗУ 3, 4, РПЗУ начальной загрузки 5, РПЗУ программ и данных 6, первый коммутатор 7, два моста PCI Express - PCI 8, 9, второй коммутатор 10, блок управления 11, Ethernet-приемопередатчики 12, первый контроллер шины USB 13, контроллер съемного накопителя информации 14, второй контроллер шины USB 15, мультипротокольные приемопередатчики 16, генераторы тактовых серий 17, источники вторичных напряжений питания 18, микроконтроллер 19, последовательные РПЗУ 20, датчик температуры 21, часы реального времени 22, супервизор напряжений питания 23, таймер наработки 24, модули РМС/ХМС 25, 26, общесистемный соединитель 27, интерфейсы: PCI Express 28, GMII 29, I2C 30, 31, DDR2bus 32, Local BUS 33, PCI 1 34, PCI 2 35, JTAG 36, Serial RapidIO 37, IDE/CompactFlash 38, разовых команд 39, два канала USB host 40, один канал USB OTG 41, RS-232/422/485 42, 43, два канала Ethernet 44, 45.
В вычислительно-интерфейсном модуле 1 микропроцессор 2 через интерфейс PCI Express 28 соединен с первым коммутатором 7 и вторым мостом PCI Express - PCI 9, через интерфейс Local BUS 33 - с блоком управления 11, РПЗУ начальной загрузки 5, РПЗУ программ и данных пользователя 6, первым контроллером шины USB 13, через интерфейсы DDR2bus 32 с - первым и вторым ОЗУ 3, 4, через интерфейсы GMII 29 - с Ethernet-приемопередатчиками 12, входы-выходы которых соединены с первыми входами-выходами 271 дополнительно введенного общесистемного соединителя 27, вторые входы-выходы 272 которого через первый интерфейс I2C 30 соединены с входами-выходами микроконтроллера 19, датчика температуры 21, супервизора напряжений питания 23, с последовательными. РПЗУ 20, с микропроцессором 2, входы-выходы которого через второй интерфейс I2C 31 соединены с входами-выходами таймера наработки 24 и часами реального времени 22, причем группа 273, 274, 275, 276, входов-выходов с третьего по шестой общесистемного соединителя 27 соединена соответственно с группой 101, 102, 103, 104 входов-выходов с первого по четвертый второго коммутатора 10, пятые 105 входы-выходы которого через интерфейс Serial RapidIO 37 соединены с микропроцессором 2, который имеет дополнительные входы - выходы для интерфейса JTAG 36, входы-выходы UART0, UART1 для соединения с мультипротокольными приемопередатчиками 16 и вход для соединения с первым выходом 171 генераторов тактовых серий 17 (это соединение на чертеже показано через клемму 2 (к 2), выходы 172, 173, 174, 175, 176, 177, 178, 179, 1710, 1711, 1712, 1713 генераторов тактовых серий 17 соединены соответственно с входами второго коммутатора 10, первого моста PCI Express - PCI 8, модулей РМС/ХМС 25, 26, второго моста PCI Express - PCI 9, первого коммутатора 7, устройства ввода-вывода 11, микроконтроллера 19, Ethernet-приемопередатчиков 12, контроллеров шины USB 13, 15 и контроллера съемного накопителя информации 14 (эти соединение на чертеже показаны через клеммы: 10, 8, 25, 26, 9, 7, 11, 19, 12, 13, 15, 14), входы-выходы контроллера съемного накопителя информации 14 через второй интерфейс PCI 2 35 соединены с входами-выходами второго контроллера шины USB 15, второго моста PCI Express - PCI 9 и с третьими входами-выходами 263 второго модуля РМС/ХМС 26, первые, вторые и четвертые входы-выходы 261, 262, 264 которого соединены соответственно со вторыми входами-выходами 72 первого коммутатора 7, с восьмыми 278 и седьмыми 277 входами-выходами общесистемного соединителя 27, девятые 279 и десятые 2710 входы-выходы которого соединены соответственно с четвертыми 254 и вторыми 252 входами-выходами первого модуля РМС/ХМС 25, первые 251 и третьи 253 входы-выходы которого соединены соответственно с первыми 71 входами-выходами первого коммутатора 7 и через первый интерфейс PCI 1 34 с первыми 81 входами-выходами первого моста PCI Express - PCI 8, вторые 82 входы-выходы которого соединены с третьими 73 входами-выходами первого коммутатора 7, причем вход блока управления 11 является первым входом (вх.1) общесистемного соединителя 27 и является первым входом 118 вычислительно-интерфейсного модуля 1, вход источников вторичных напряжений питания 18 является вторым входом (вх.2) общесистемного соединителя 27 и является вторым входом 119 вычислительно-интерфейсного модуля 1, первый 111 выход блока управления 11 является соответственно выходом (вых.) общесистемного соединителя 27 и первым выходом 120 вычислительно-интерфейсного модуля 1, второй 112 выход блока управления 11 является выходом блока управления 11 через интерфейс разовых команд 39 и третьим 111 выходом вычислительно-интерфейсного модуля 1, выход контроллера съемного накопителя информации 14 образует выход через интерфейс IDE/CompactFlash 38 и является вторым 121 выходом вычислительно-интерфейсного модуля 1, первый контроллер шины USB 13 имеет дополнительные входы-выходы через интерфейсы два канала USB host 40 и один канал USB ОТG 41, которые являются одиннадцатыми 111 и двенадцатыми 112 дополнительными входами-выходами вычислительно-интерфейсного модуля 1, мультипротокольные приемопередатчики 16, имеют дополнительные входы-выходы через интерфейсы RS-232/422/485 42, 43, которые являются тринадцатыми 113 и четырнадцатыми 114 входами-выходами вычислительно-интерфейсного модуля 1, Ethernet-приемопередатчики 12 имеют дополнительные входы-выходы через интерфейсы два канала Ethernet 44, 45, которые являются шестнадцатыми 116 и семнадцатыми 117 входами-выходами вычислительно-интерфейсного модуля, группа входов-выходов с первого по десятый 271, 272, 273, 274, 275, 276, 277, 278, 279, 2710 общесистемного соединителя 27 является соответственно группой входов-выходов с первого по десятый 11, 12, 13, 14, 15, 16, 17, 18, 19, 110 вычислительно-интерфейсного модуля 1.
При подаче на вычислительно-интерфейсный модуль 1 первичных напряжений электропитания источники вторичных напряжений питания 18 формируют вторичные напряжения электропитания и подают их на остальные элементы схемы 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 19, 20, 21, 22, 24, 25, 26 в заданной супервизором напряжений питания 23 последовательности. Блок управления 11 формирует системный сброс. По окончании системного сброса микропроцессор 2 производит конфигурирование своих внутренних ресурсов из последовательных РПЗУ 20 и осуществляет выборку из РПЗУ 6. По завершению процесса конфигурирования микропроцессора 2, инициализации внутренних ресурсов вычислительно-интерфейсного модуля 1 под управлением загрузчика производится загрузка и запуск операционной системы (ОС).
Часы реального времени 22 в вычислительно-интерфейсном модуле 1 производят измерения интервалов времени нахождения вычислительно-интерфейсного модуля 1 во включенном состоянии, определяют общее время наработки изделия, определяют точки отсчета регистрации данных в случае отсутствия связи с объектом. Датчик температуры 21 обеспечивает измерение текущей температуры воздуха внутри вычислительно-интерфейсного модуля 1 в наиболее теплонагруженной части. Результаты измерений поступают в микропроцессор 2 для оценки и регистрации отклонения от нормы (от минус 30 до плюс 40°C) и выдачи соответствующих дискретных команд.
Подключение внешних устройств через модули РМС/ХМС 25, 25 и внутренних устройств через интерфейс PCI Express 28 к первому коммутатору 7 обеспечивают мосты PCI Express - PCI 8, 9. При взаимодействии с внутренними устройствами мосты PCI Express - PCI 8, 9 обеспечивают передачу данных и управляющих воздействий по PCI 1 34 и PCI 2 35.
Для аппаратной поддержки взаимодействия с внешним USB-оборудованием в состав вычислительно-интерфейсного модуля 1 включен первый контроллер шины USB 13. Первый контроллер шины USB 13 подключен к интерфейсу Local BUS 33 и имеет два канала USB host 40 и один канал USB OTG 41. Первый контроллер USB 13 позволяет подключать широкий набор периферийных устройств (на чертеже не показано), как низкоскоростных (клавиатура, манипулятор типа «мышь»), так и высокоскоростных (USB Mass Storage Device), и обеспечивает питание этих устройств и защиту их от перенапряжения.
Организация обменов данными с накопителями данных с интерфейсом 8 IDE/CompactFlash 38 в вычислительно-интерфейсном модуле 1 происходит за счет контроллера съемного накопителя информации 14.
Взаимодействие по интерфейсам: IDE/CompactFlash 38, разовых команд 39, два канала USB host 40, один канал USB OTG 41, RS-232/422/485 42, 43, два канала Ethernet 44, 45 производится под управлением пользовательских программ.
Claims (2)
1. Вычислительно-интерфейсный модуль, содержащий микропроцессор, два синхронных динамических ОЗУ, два коммутатора, отличающийся тем, что дополнительно содержит РПЗУ начальной загрузки, РПЗУ программ и данных пользователя, два моста PCI Express - PCI, Ethernet-приемопередатчики, два контроллера шины USB, контроллер съемного накопителя информации, мультипротокольные приемопередатчики, часы реального времени, датчик температуры, последовательные РПЗУ, микроконтроллер, супервизор напряжений питания, таймер наработки, источники вторичных напряжений питания, первый и второй модули РМС/ХМС, генераторы тактовых серий, блок управления, причем микропроцессор через интерфейс PCI Express соединен с первым коммутатором и вторым мостом PCI Express - PCI, через интерфейс Local BUS - с блоком управления, РПЗУ начальной загрузки, РПЗУ программ и данных пользователя, первым контроллером шины USB, через интерфейсы DDR2bus - с первым и вторым ОЗУ, через интерфейсы GMII - с Ethernet-приемопередатчиками, входы-выходы которых соединены с первыми входами-выходами дополнительно введенного общесистемного соединителя, вторые входы-выходы которого через первый интерфейс I2C соединены с входами-выходами микроконтроллера, датчика температуры, супервизора напряжений питания, с последовательными РПЗУ, с микропроцессором, входы-выходы которого через второй интерфейс I2C соединены с входами-выходами таймера наработки и часами реального времени, причем группа входов-выходов с третьего по шестой общесистемного соединителя соединена соответственно с группой входов-выходов с первого по четвертый второго коммутатора, пятые входы-выходы которого через интерфейс Serial RapidIO соединены с микропроцессором, который имеет дополнительные входы-выходы для интерфейса JTAG, входы-выходы UART0, UART1 для соединения с мультипротокольными приемопередатчиками и вход для соединения с первым выходом генераторов тактовых серий, выходы которых со второго по тринадцатый соединены соответственно с входами второго коммутатора, первого моста PCI Express - PCI, модулей РМС/ХМС, второго моста PCI Express - PCI, первого коммутатора, устройства ввода-вывода, микроконтроллера, Ethernet-приемопередатчиков, контроллеров шины USB и контроллера съемного накопителя информации, входы-выходы которого через второй интерфейс PCI 2 соединены с входами-выходами второго контроллера шины USB, второго моста PCI Express - PCI и с третьими входами-выходами второго модуля РМС/ХМС, первые, вторые и четвертые входы-выходы которого соединены соответственно со вторыми входами-выходами первого коммутатора, с девятыми и седьмыми входами-выходами общесистемного соединителя, восьмые и десятые входы-выходы которого соединены соответственно с четвертыми и вторыми входами-выходами первого модуля РМС/ХМС, первые и третьи входы-выходы которого соединены соответственно с первыми входами-выходами первого коммутатора и через первый интерфейс PCI 1 - с первыми входами-выходами первого моста PCI Express - PCI, вторые входы-выходы которого соединены с третьими входами-выходами первого коммутатора, причем вход блока управления является первым входом общесистемного соединителя, вход источников вторичных напряжений питания является вторым входом общесистемного соединителя, первый и второй выходы блока управления являются соответственно выходом общесистемного соединителя и выходом блока управления через интерфейс разовых команд, выход контроллера съемного накопителя информации образует выход через интерфейс IDE/CompactFlash, причем Ethernet-приемопередатчики и мультипротокольные приемопередатчики имеют дополнительные входы-выходы через интерфейсы два канала Ethernet и RS-232/422/485 соответственно, первый контроллер шины USB имеет дополнительные входы-выходы через интерфейсы, два канала USB host и один канал USB OTG.
2. Вычислительно-интерфейсный модуль по п.1, отличающийся тем, что в вычислительно-интерфейсном модуле группа входов-выходов с первого по десятый общесистемного соединителя является соответственно группой входов-выходов с первого по десятый вычислительно-интерфейсного модуля, дополнительные входы-выходы первого контроллера шины USB являются соответственно одиннадцатыми и двенадцатыми дополнительными входами-выходами вычислительно-интерфейсного модуля через интерфейсы два канала USB host и один канал USB OTG, дополнительные входы-выходы мультипротокольных приемопередатчиков являются соответственно тринадцатыми и четырнадцатыми дополнительными входами-выходами вычислительно-интерфейсного модуля через интерфейсы RS-232/422/485, дополнительные входы-выходы микропроцессора являются пятнадцатыми дополнительными входами-выходами вычислительно-интерфейсного модуля через интерфейс JTAG, дополнительные входы-выходы Ethernet - приемопередатчиков являются соответственно шестнадцатыми и семнадцатыми дополнительными входами-выходами вычислительно-интерфейсного модуля через интерфейсы два канала Ethernet, первый вход общесистемного соединителя является первым входом вычислительно-интерфейсного модуля, второй вход общесистемного соединителя является вторым входом вычислительно-интерфейсного модуля, выход общесистемного соединителя является первым выходом вычислительно-интерфейсного модуля, выход контроллера съемного накопителя информации через интерфейс IDE/CompactFlash является вторым выходом вычислительно-интерфейсного модуля через интерфейс IDE/CompactFlash, второй выход блока управления через интерфейс разовых команд является третьим выходом вычислительно-интерфейсного модуля через интерфейс разовых команд.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2010137133/08U RU101225U1 (ru) | 2010-09-06 | 2010-09-06 | Вычислительно-интерфейсный модуль |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2010137133/08U RU101225U1 (ru) | 2010-09-06 | 2010-09-06 | Вычислительно-интерфейсный модуль |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU101225U1 true RU101225U1 (ru) | 2011-01-10 |
Family
ID=44055131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2010137133/08U RU101225U1 (ru) | 2010-09-06 | 2010-09-06 | Вычислительно-интерфейсный модуль |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU101225U1 (ru) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2536434C2 (ru) * | 2013-02-18 | 2014-12-20 | Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" | Вычислительная система |
| RU2569576C1 (ru) * | 2014-07-01 | 2015-11-27 | Федеральное государственное учреждение "Федеральный научный центр Научно-исследовательский институт системных исследований Российской академии наук" (ФГУ ФНЦ НИИСИ РАН) | Управляющий модуль |
| RU168565U1 (ru) * | 2016-11-21 | 2017-02-08 | Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" | Реконфигурируемый вычислительный модуль |
| RU2637428C2 (ru) * | 2013-07-22 | 2017-12-04 | Хуавэй Текнолоджиз Ко., Лтд. | Масштабируемый прямой обмен данными между узлами через шину межсоединения периферийных компонентов типа экспресс (pcie) |
| RU195789U1 (ru) * | 2019-11-06 | 2020-02-07 | Публичное акционерное общество "Саратовский электроприборостроительный завод имени Серго Орджоникидзе" | Вычислительно-интерфейсный модуль |
| RU209707U1 (ru) * | 2020-12-10 | 2022-03-18 | Акционерное общество "Калужский электромеханический завод" | Вычислительно-интерфейсное устройство |
| CN115373324A (zh) * | 2022-10-19 | 2022-11-22 | 井芯微电子技术(天津)有限公司 | 基于微控制单元的板卡电源时序控制及监测方法与装置 |
-
2010
- 2010-09-06 RU RU2010137133/08U patent/RU101225U1/ru not_active IP Right Cessation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2536434C2 (ru) * | 2013-02-18 | 2014-12-20 | Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" | Вычислительная система |
| RU2637428C2 (ru) * | 2013-07-22 | 2017-12-04 | Хуавэй Текнолоджиз Ко., Лтд. | Масштабируемый прямой обмен данными между узлами через шину межсоединения периферийных компонентов типа экспресс (pcie) |
| US9910816B2 (en) | 2013-07-22 | 2018-03-06 | Futurewei Technologies, Inc. | Scalable direct inter-node communication over peripheral component interconnect-express (PCIe) |
| US11036669B2 (en) | 2013-07-22 | 2021-06-15 | Futurewei Technologies, Inc. | Scalable direct inter-node communication over peripheral component interconnect-express (PCIe) |
| RU2569576C1 (ru) * | 2014-07-01 | 2015-11-27 | Федеральное государственное учреждение "Федеральный научный центр Научно-исследовательский институт системных исследований Российской академии наук" (ФГУ ФНЦ НИИСИ РАН) | Управляющий модуль |
| RU168565U1 (ru) * | 2016-11-21 | 2017-02-08 | Федеральное государственное унитарное предприятие "Научно-исследовательский институт "Квант" | Реконфигурируемый вычислительный модуль |
| RU195789U1 (ru) * | 2019-11-06 | 2020-02-07 | Публичное акционерное общество "Саратовский электроприборостроительный завод имени Серго Орджоникидзе" | Вычислительно-интерфейсный модуль |
| RU209707U1 (ru) * | 2020-12-10 | 2022-03-18 | Акционерное общество "Калужский электромеханический завод" | Вычислительно-интерфейсное устройство |
| CN115373324A (zh) * | 2022-10-19 | 2022-11-22 | 井芯微电子技术(天津)有限公司 | 基于微控制单元的板卡电源时序控制及监测方法与装置 |
| CN115373324B (zh) * | 2022-10-19 | 2023-01-24 | 井芯微电子技术(天津)有限公司 | 基于微控制单元的板卡电源时序控制及监测方法与装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU101225U1 (ru) | Вычислительно-интерфейсный модуль | |
| US10503549B2 (en) | Time critical tasks scheduling | |
| CN104834620B (zh) | 串行外设接口spi总线电路、实现方法以及电子设备 | |
| CN102446154B (zh) | 共用基板管理控制器的服务器系统及方法 | |
| CN103376400A (zh) | 芯片测试方法及芯片 | |
| RU195789U1 (ru) | Вычислительно-интерфейсный модуль | |
| CN115344105A (zh) | 接口复用的芯片和芯片的调试系统 | |
| CN106647519A (zh) | 基于单片机的多功能usb‑jtag接口fpga下载线 | |
| RU2016121724A (ru) | Архитектура параллельной вычислительной системы | |
| CN101666855A (zh) | 一种集成电路的通用测试系统和方法 | |
| CN110413318A (zh) | 图形化操作系统的移植方法、装置和相关设备 | |
| Manduchi et al. | The new feedback control system of RFX-mod based on the MARTe real-time framework | |
| CN108170623A (zh) | 一种usb切换电路及切换系统 | |
| CN115237849B (zh) | 可动态重构和异构的计算模块及计算装置 | |
| CN204808307U (zh) | 基于usb单片机的fpga/cpld程序下载器 | |
| CN110647431A (zh) | 一种用于板卡和整机诊断测试的测试盒 | |
| CN109582571A (zh) | 在线调试方法、装置、调试从机、调试主机和系统 | |
| CN109165086A (zh) | 任务执行方法及单片机 | |
| RU139236U1 (ru) | Модуль процессорный | |
| CN104052160A (zh) | 电力设备数据的采集装置及方法 | |
| Rida et al. | Design Mini-PLC based on ATxmega256A3U-AU microcontroller | |
| CN204066106U (zh) | 一种pci总线转本地总线通用电路 | |
| Popovici et al. | RISC-V Extension for Optimized PWM Control | |
| JP6164363B2 (ja) | 制御装置及び電子機器 | |
| Shah et al. | Development of Interactive Data Storage Unit Using Raspberry Pi |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM9K | Utility model has become invalid (non-payment of fees) |
Effective date: 20190907 |