JP6164363B2 - 制御装置及び電子機器 - Google Patents

制御装置及び電子機器 Download PDF

Info

Publication number
JP6164363B2
JP6164363B2 JP2016511194A JP2016511194A JP6164363B2 JP 6164363 B2 JP6164363 B2 JP 6164363B2 JP 2016511194 A JP2016511194 A JP 2016511194A JP 2016511194 A JP2016511194 A JP 2016511194A JP 6164363 B2 JP6164363 B2 JP 6164363B2
Authority
JP
Japan
Prior art keywords
power
external device
core chip
configuration
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016511194A
Other languages
English (en)
Other versions
JPWO2015151169A1 (ja
Inventor
貴士 大山
貴士 大山
城明 岩野
城明 岩野
佐藤 正一
正一 佐藤
創一 萩原
創一 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of JPWO2015151169A1 publication Critical patent/JPWO2015151169A1/ja
Application granted granted Critical
Publication of JP6164363B2 publication Critical patent/JP6164363B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/266Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Studio Devices (AREA)

Description

本発明は、制御装置及び電子機器に関する。
近年、デジタルカメラ等のUSB(Universal Serial Bus)接続可能なバッテリ駆動の電子機器において、USB規格のバスパワー(以下、USBバスパワー)による充電や給電に対応することが一般的になってきている。また、例えばUSB接続されるデジタルカメラにおいては、充電モードや再生モードや撮影モード等の動作モードをUSB接続中に切り替えられる製品もある。この動作モードの切り替えは、機器が複数のUSBデバイスクラス情報(コンフィグレーション情報)を持ち、それらを切り替えることによって実現されている。
しかし、これらの機能に関して、USBデバイス機能を含めて1チップ化した大規模コアチップのような、USB接続機能を有した消費電力が比較的多いチップを有する電子機器では、以下のような課題がある。
第1の課題は、電子機器のバッテリ残量がない場合に、USBバスパワーだけで電子機器の起動ができないことである。この原因は、コンフィグレーション後にはUSBバスパワーによって最大で5V×500mAの電力を得ることが可能であるが、コンフィグレーション前においてはUSB規格により5V×100mAに制限されており、電子機器を起動しないとコンフィグレーションが実行できないことにある。つまり、コンフィグレーション前の起動時には、USBバスパワーによって大電力(大電流)を得ることができず、バッテリ残量がない場合には電力不足により電子機器の起動ができない。
第2の課題は、電子機器が動作している状態でUSBデバイスクラス切り替えが行われた時、電子機器のバッテリ残量がない場合に、電力不足によりクラス切り替えができないことである。この原因は、クラス切り替え時にはUSBを電気的に切断して再接続するため、コンフィグレーション状態が解除されて初期の状態になり、USBバスパワーによって供給される電力の制限が5V×100mAに低下することにある。
ここで、コンフィグレーションは、エニュメレーションとも言われ、USB接続されるホスト機器(例えばパーソナル・コンピュータ)とデバイス機器(例えばデジタルカメラ)との間で実行される初期処理である。コンフィグレーションの処理によって、適用するデバイスクラスの確立や、デバイス機器からホスト機器への電力要求等が行われる。デバイスクラスとしては、例えばUSBメモリ用途のマスストレージ(mass storage)クラスや、USBマウス用途のヒューマンインターフェースデバイス(human interface devices)クラスなどがある。
USB接続される電子機器において、ホスト側のUSBコネクタを2つ使用することで、USBバスパワーにより供給される電力の不足を解決する技術が提案されている(例えば、特許文献1参照)。ホスト側のUSBコネクタからそれぞれ出力された電流が併せて電子機器に供給されるようにすることで、コンフィグレーション後にはUSBバスパワーにより最大で5V×1Aの電力を供給できる構成が開示されている。
特開2012−8716号公報
本発明の目的は、ホスト側のコネクタの使用数を増加させることなく、電子機器の起動時やクラス切り替え時に十分な電力を供給できるようにすることにある。
制御装置の一態様は、電力供給する外部機器に接続されたとき、外部機器から電力の供給を受けて電力要求を含むコンフィグレーションの処理を外部機器との間で実行し、外部機器から供給を受ける電力の制限値を第1の制限値から第1の制限値よりも多い第2の制限値に設定する第1の制御部と、第1の制御部を介して外部機器に接続するコアチップに、外部機器からの電力を基に生成した電源を供給する第2の制御部とを有し、第2の制御部は、コンフィグレーションの処理が完了してから第1の時間が経過した後にコアチップを起動させる信号を出力する
開示の制御装置は、電力供給する外部機器に接続されたときにコンフィグレーションの処理を実行し外部機器から供給を受ける電力の制限値を第1の制限値よりも多い第2の制限値に設定して、外部機器からの電力を基に生成した電源をコアチップに供給するので、起動時やクラス切り替え時であってもコアチップに十分な電力を供給することが可能になる。
図1は、本発明の一実施形態における電子機器の構成例を示す図である。 図2は、本実施形態におけるVBUS電流コントローラの構成例を示す図である。 図3は、本実施形態におけるデータラインのプルアップ制御の例を示す図である。 図4は、本実施形態における電子機器での起動時の処理の例を示すフローチャートである。 図5は、本実施形態における電子機器でのクラス切り替え時の処理の例を示すフローチャートである。
以下、本発明の実施形態を図面に基づいて説明する。
図1は、本発明の実施形態における電子機器の構成例を示すブロック図である。本実施形態における電子機器10は、コアチップ20、制御装置としてのハブコントローラチップ30、及びUSBコネクタ40を有する。電子機器10は、USBコネクタ40を介して、図示しないホスト機器である外部機器(例えばパーソナル・コンピュータ等)に対してUSB接続される。
コアチップ20は、USBデバイス機能を含めて1チップ化したコアチップである。コアチップ20は、動作時の消費電力が比較的多く、USBバスパワーによって供給される初期の状態での最大の電力である5V×100mAの電力では、電力不足により起動することを含めて動作することができない。
コアチップ20は、ハブコントローラチップ30から電源ラインPWRを介して電力の供給を受けるとともに、起動トリガ信号TRIGが入力される。また、コアチップ20は、第1のデータラインDTA(D+/D−)を介してハブコントローラチップ30と接続され、データの送受信を行う。
コアチップ20は、CPU(Central Processing Unit)21、メモリ22、及びUSBデバイスコントローラ23を有し、それらがチップ内のバス(On Chip Bus)を介して接続されている。CPU21は、メモリ22に格納されているプログラムを読み出して実行することで所定の処理を行う。メモリ22は、CPU21が実行するプログラムや、データ等を格納する。USBデバイスコントローラ23は、コアチップ20のUSB接続の状態を制御したり、データを送受信したりする。
ハブコントローラチップ30は、USBハブコントローラ31及びVBUS電流コントローラ32を有する。USBハブコントローラ31は、電源ラインVBUSより供給される電力(バスパワー)で動作し、USBバスパワーによって供給される初期の状態での電力制限である5V×100mAの電力以下で動作可能となっている。
USBハブコントローラ31は、ダウンストリーム側のUSBポートに第1のデータラインDTA(D+/D−)が接続され、アップストリーム側のUSBポートに第2のデータラインDTB(D+/D−)が接続されている。USBハブコントローラ31は、第1のデータラインDTAや第2のデータラインDTBを介してデータの送受信を行い、必要に応じて第1のデータラインDTAから第2のデータラインDTBへデータを送信したり、第2のデータラインDTBから第1のデータラインDTAへデータを送信したりする。
また、USBハブコントローラ31は、自己コンフィグレーション機能を有しており、コアチップ20からの指示等を受けることなく、ホスト側に対して接続されると、ホスト側の機器との間でコンフィグレーションを実行する。USBハブコントローラ31は、ホスト側の機器との間でコンフィグレーションが完了したか否かを示す状態通知信号STAを出力する。状態通知信号STAは、例えば未コンフィグレーション状態で“0”が出力され、コンフィグレーションが完了した状態で“1”が出力されるデジタル信号とする。
VBUS電流コントローラ32は、USBハブコントローラ31のコンフィグレーション状態に応じて、VBUS電流制御を実行するとともに、コアチップ20に対する電力供給制御及び起動トリガ制御を実行する。VBUS電流コントローラ32は、図2に示すように電源制御部101及び起動制御部102を有する。
電源制御部101は、電源ラインVBUSより供給される電力(バスパワー)を基に、コアチップ20に供給する電源を生成して電源ラインPWRより供給する。電源制御部101は、必要に応じて電源生成用のDC−DCコンバータを有する。
ここで、本実施形態において電源ラインVBUSより外部から供給される電力(バスパワー)の制限は、初期の状態では5V×100mAであり、USBハブコントローラ31のコンフィグレーションが完了すると5V×500mAに変化する。したがって、本実施形態では、USBハブコントローラ31のコンフィグレーションが完了すると、電源ラインVBUSより供給される最大で5V×500mAの電力を基に生成した電源を、電源ラインPWRを介してコアチップ20に供給することが可能になる。
また、電源制御部101は、USBハブコントローラ31のコンフィグレーション状態に応じて、VBUS電流の制限値を切り替える機能を有する。すなわち、USBハブコントローラ31からの状態通知信号STAが“0”(未コンフィグレーション状態)である場合、電源制御部101は、USBハブコントローラ31での消費電流を含めた電源ラインVBUSの消費電流値が100mAを超えないように動作を制御する。また、USBハブコントローラ31からの状態通知信号STAが“1”(コンフィグレーション完了状態)である場合、電源制御部101は、USBハブコントローラ31での消費電流を含めた電源ラインVBUSの消費電流値が500mAを超えないように動作を制御する。
起動制御部102は、USBハブコントローラ31のコンフィグレーション状態に応じて、コアチップ20の起動制御を行う。起動制御部102は、USBハブコントローラ31から状態通知信号STAが入力され、コアチップ20に起動トリガ信号TRIGを出力する。起動制御部102は、タイマ機能を有しており、状態通知信号STAによりUSBハブコントローラ31のコンフィグレーション完了が通知(“0”から“1”に変化)されてから所定の時間が経過した後に、起動トリガ信号TRIGを出力する。起動トリガ信号TRIGは、例えばコアチップ20に対するパワーオンリセット信号である。
USBコネクタ40は、電子機器10内部の電源ラインVBUSと、USB規格に従ってバスパワーが供給される、ホスト側の外部の電源ラインVBUSとを接続するとともに、電子機器10内部の第2のデータラインDT(D+/D−)とホスト側の外部のデータラインDT(D+/D−)とを接続するコネクタである。
図1に示した電子機器10は、USBデバイス機能を有するコアチップ20とUSBハブコントローラ31を有するハブコントローラチップ30とを電源系として1つのデバイスとして扱い、USBハブコントローラ31のコンフィグレーション状態に応じて電源ラインVBUSより供給される電力が制御される。USBハブコントローラ31のコンフィグレーションが完了すると、電源ラインVBUSより最大で5V×500mAの電力が供給されるので、それを基に生成した電源を、電源ラインPWRを介してコアチップ20に供給することができる。
そして、ホスト側の機器とUSBハブコントローラ31との間のコンフィグレーションが完了した後、コンフィグレーション状態を維持した状態で、コアチップ20の起動を指示する。したがって、電源ラインVBUSより供給される最大で5V×500mAの電力を基に生成した電源をコアチップ20に供給している状態で、すなわち十分な電力をコアチップ20に供給している状態で、コアチップ20を起動させることができる。
また、本実施形態では、コアチップ20のUSBデバイスクラス切り替え時には、ホスト側の機器とUSBハブコントローラ31との間のコンフィグレーション状態を維持して、コアチップ20とUSBハブコントローラ31との間の第1のデータラインDTAのみバスリセットをして再接続を行うように制御する。したがって、電源ラインVBUSより供給される最大で5V×500mAの電力を基に生成した電源をコアチップ20に供給している状態で、すなわち十分な電力をコアチップ20に供給している状態で、コアチップ20のUSBデバイスクラス切り替えを実行することができる。
例えば、図3に示すように、USBデバイスコントローラ201に接続されるデータラインD+を、スイッチ202及びプルアップ抵抗203を介して高圧側電源VDDに接続する。そして、データラインのバスリセットを実行する場合には、USBデバイスコントローラ201が出力する制御信号SWによりスイッチ202を開状態(オフ状態、非導通状態)にしてデータラインD+のプルアップを無効にし、データラインのバスリセットを解除する場合には、制御信号SWによりスイッチ202を閉状態(オン状態、導通状態)にしてデータラインD+のプルアップを有効にするよう制御する。
本実施形態における電子機器10での起動時の処理について説明する。図4は、本実施形態における電子機器10での起動時の処理の例を示すフローチャートである。
電子機器10のUSBコネクタ40が物理的にホスト側のUSBポートに接続されることでUSB接続される(ステップS401)。電子機器10がUSB接続されると、ホスト側の機器から電源ラインVBUSによりハブコントローラチップ30のUSBハブコントローラ31及びVBUS電流コントローラ32に電力(制限値5V×100mA)が供給される。
続いて、USBハブコントローラ31が起動して、自動的にホスト側の機器との間のコンフィグレーションの処理を実行する(ステップS402)。そして、ホスト側の機器とUSBハブコントローラ31との間のコンフィグレーションが完了すると、USBハブコントローラ31が、状態通知信号STAによりVBUS電流コントローラ32にコンフィグレーション完了を通知する(ステップS403)。
また、ホスト側の機器とUSBハブコントローラ31との間のコンフィグレーションが完了することで、コンフィグレーションに含まれる電力要求に応じてホスト側の機器から電源ラインVBUSにより供給される電力の制限が5V×500mAになる。状態通知信号STAによってUSBハブコントローラ31のコンフィグレーション完了の通知を受けたVBUS電流コントローラ32が、USBハブコントローラ31での消費電流を含めた電源ラインVBUSからの消費電流の制限値を100mAから500mAに変更する(ステップS404)。
そして、VBUS電流コントローラ32が、電源ラインVBUSにより供給される電力を基にコアチップ20に供給する電源を生成して供給する(ステップS405)。その後、VBUS電流コントローラ32が、所定時間が経過するまで待機状態となり(ステップS406)、所定時間が経過するとコアチップ20に対して起動トリガ信号TRIGを出力する(ステップS407)。
VBUS電流コントローラ32からの起動トリガ信号TRIGを受けたコアチップ20が、起動プログラムを実行して起動する(ステップS408)。続いて、起動したコアチップ20内のUSBデバイスコントローラ23が、USBハブコントローラ31を経由してホスト側の機器との間のコンフィグレーションの処理を実行し(ステップS409)、起動時の処理を完了する。
このように電子機器10が有するコアチップ20の起動時には、電源ラインVBUSにより供給される最大で5V×500mAの電力を基に生成される電源がコアチップ20に供給できるため、電源ラインVBUSにより供給される電力によってコアチップ20を起動し、コンフィグレーションの処理を実行することができる。
次に、本実施形態における電子機器10でのクラス切り替え時の処理について説明する。図5は、本実施形態における電子機器10でのクラス切り替え時の処理の例を示すフローチャートである。
電子機器10が有するコアチップ20のCPU21が、電源ラインVBUSにより供給される電力を基に生成される電源での動作中に、USBデバイスクラスの切り替えトリガを検出する(ステップS501)。ここで、CPU21は、例えばユーザによるスイッチ押下操作等によるモード切り替え操作の実施をUSBデバイスクラスの切り替えトリガとして検出する。
CPU21が切り替えトリガを検出すると、CPU21からの指示に応じてコアチップ20内のUSBデバイスコントローラ23が、第1のデータラインDTAのバスリセットを実行する(ステップS502)。第1のデータラインDTAのバスリセットは、例えば第1のデータラインDTA(D+)のプルアップを無効化することで実現される。なお、このとき、第2のデータラインDTBはバスリセットが実行されることはなく、接続状態を維持している。
次に、CPU21からの指示に応じてUSBデバイスコントローラ23が、第1のデータラインDTAのバスリセットを解除する(ステップS503)。そして、USBデバイスコントローラ23が、切り替え先クラスに対応するディスクリプタをUSBハブコントローラ31を経由してホスト側の機器に通知し、ホスト側の機器との間のコンフィグレーションの処理を実行し(ステップS504)、クラス切り替え時の処理を完了する。
このように電子機器10でのクラス切り替え時には、ホスト側の機器とUSBハブコントローラ31との間のコンフィグレーション状態は保持しているので、電源ラインVBUSにより供給される最大で5V×500mAの電力を基に生成される電源がコアチップ20に供給される状態が維持できる。したがって、電力不足状態になることなく、クラス切り替えを行うことができる。
なお、前述した実施形態では、USB接続される電子機器を一例として示したが、これに限定されるものではない。USB接続される電子機器のように、外部から供給される電力の制限値が初期の状態では少なく、コンフィグレーションのような設定等に係る処理を実行した後に電力の制限値を多く設定できる構成に対して本実施形態は適用可能である。
また、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
ホスト側の機器に対して接続されたときに、コアチップとは別のチップにてホスト側の機器との間のコンフィグレーションの処理を実行し供給を受ける電力の制限値をより多く設定して、ホスト側の機器からの電力を基に生成した電源をコアチップに供給することで、起動時やクラス切り替え時であってもコアチップに十分な電力を供給することが可能になる。例えば、バッテリ駆動の電子機器において、バッテリ残量がない場合でも、電子機器の起動やクラス切り替えの処理を容易に実行することができる。また、コアチップに対して入出力される信号は、このような制御を行っても変更はないので、コアチップの構成を変更することなく行うことができる。

Claims (11)

  1. 電力供給する外部機器に接続されたとき、前記外部機器から第1の制限値で電力の供給を受けて前記外部機器に対する電力要求を含むコンフィグレーションの処理を前記外部機器との間で実行し、前記外部機器から供給を受ける電力の制限値を前記第1の制限値よりも多い第2の制限値に設定する第1の制御部と、
    前記第1の制御部を介して前記外部機器に接続するコアチップに、前記外部機器から供給される電力を基に生成した電源を供給する第2の制御部とを有し、
    前記第2の制御部は、前記コンフィグレーションの処理が完了してから第1の時間が経過した後に前記コアチップを起動させる信号を出力することを特徴とする制御装置。
  2. 前記第1の制御部は、前記コアチップの起動時及びクラス切り替え時に、前記外部機器との間の前記コンフィグレーションの状態を維持することを特徴とする請求項記載の制御装置。
  3. 前記第2の制御部は、前記外部機器から供給を受ける電力の制限値に応じて制御装置の動作を制御することを特徴とする請求項1又は2記載の制御装置。
  4. 前記外部機器と前記制御装置とは、USB規格に準拠したバスを介して接続されていることを特徴とする請求項1〜3の何れか1項に記載の制御装置。
  5. 外部機器に接続するコアチップと、
    前記コアチップに、前記外部機器から供給される電力を基に生成した電源の供給を行う制御装置とを有し、
    前記制御装置は、前記外部機器に接続されたとき、前記外部機器から第1の制限値で電力の供給を受けて前記外部機器に対する電力要求を含むコンフィグレーションの処理を前記外部機器との間で実行し、前記外部機器から供給を受ける電力の制限値を前記第1の制限値よりも多い第2の制限値に設定する第1の制御部と、
    前記コンフィグレーションの処理後の状態を維持した状態で、前記外部機器から供給される電力を基に生成した電源を前記コアチップに供給する第2の制御部とを有し、
    前記コアチップは、前記制御装置の前記第2の制御部から電力の供給を受けた状態で、前記コアチップのコンフィグレーションの処理を実行して、前記制御装置を介して前記外部機器に接続されることを特徴とする電子機器。
  6. 前記コアチップのコンフィグレーションの処理は、前記コアチップの起動に伴う処理であることを特徴とする請求項記載の電子機器。
  7. 前記制御装置の前記第2の制御部は、前記制御装置と前記外部機器との間の前記コンフィグレーションの処理が完了してから第1の時間が経過した後に前記コアチップを起動させる信号を出力することを特徴とする請求項記載の電子機器。
  8. 前記外部機器と前記制御装置とは、USB規格に準拠したバスを介して接続されていることを特徴とする請求項の何れか1項に記載の電子機器。
  9. 前記コアチップのコンフィグレーションの処理は、前記コアチップのクラス切り替えに伴う処理であることを特徴とする請求項記載の電子機器。
  10. 前記コアチップは、前記制御装置と前記外部機器との間の前記コンフィグレーションの状態が維持された状態で、前記制御装置と前記コアチップとの間のデータラインのバスリセットを実行し、次いで前記データラインのバスリセットを解除して前記コアチップのコンフィグレーションの処理を実行することを特徴とする請求項記載の電子機器。
  11. 前記外部機器と前記制御装置とは、USB規格に準拠したバスを介して接続されていることを特徴とする請求項又は10記載の電子機器。
JP2016511194A 2014-03-31 2014-03-31 制御装置及び電子機器 Active JP6164363B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/059487 WO2015151169A1 (ja) 2014-03-31 2014-03-31 制御装置及び電子機器

Publications (2)

Publication Number Publication Date
JPWO2015151169A1 JPWO2015151169A1 (ja) 2017-04-13
JP6164363B2 true JP6164363B2 (ja) 2017-07-19

Family

ID=54239539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016511194A Active JP6164363B2 (ja) 2014-03-31 2014-03-31 制御装置及び電子機器

Country Status (3)

Country Link
US (1) US10719113B2 (ja)
JP (1) JP6164363B2 (ja)
WO (1) WO2015151169A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105896215B (zh) * 2016-06-17 2018-06-29 中城佳旭(北京)科技发展有限公司 舱段集线器
WO2018234242A1 (en) * 2017-06-22 2018-12-27 Philips Lighting Holding B.V. USB POWER DISTRIBUTION WIRING FOR POWER-CONCENTRATED APPLICATIONS

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6991173B2 (en) * 2003-07-07 2006-01-31 Stmicroelectronics, Inc. Method and apparatus for autoreset of a USB smart card device in a mute mode
JP2005316593A (ja) * 2004-04-27 2005-11-10 Sony Corp 電力制御装置及び電力制御方法
US7733061B2 (en) * 2004-12-29 2010-06-08 Linear Technology Corporation Current control circuitry and methodology for controlling current from current constrained source
JP4488987B2 (ja) 2005-09-08 2010-06-23 シャープ株式会社 制御システム、電子機器、及び画像形成装置
US7523338B2 (en) * 2005-10-13 2009-04-21 Research In Motion Limited Apparatus and method to support USB enumeration of a bus powered handheld device
US7698490B2 (en) * 2005-12-21 2010-04-13 Nvidia Corporation Passive USB power configuration switching
JP5152785B2 (ja) 2008-01-28 2013-02-27 ソニーオプティアーク株式会社 周辺機器、周辺機器の動作方法、電子機器システム
US9191008B2 (en) * 2008-06-25 2015-11-17 Intersil Americas LLC Dual use delay capacitor
JP2012008716A (ja) 2010-06-23 2012-01-12 Sony Corp 電源供給回路、電源供給方法、および信号処理装置
JP2012059178A (ja) 2010-09-13 2012-03-22 Ricoh Co Ltd Usbハブ装置
US9153987B2 (en) * 2012-03-07 2015-10-06 Micrel, Inc. Battery charger voltage control method for instant boot-up
US20150365237A1 (en) * 2014-06-17 2015-12-17 High Sec Labs Ltd. Usb security gateway

Also Published As

Publication number Publication date
US10719113B2 (en) 2020-07-21
US20160231793A1 (en) 2016-08-11
WO2015151169A1 (ja) 2015-10-08
JPWO2015151169A1 (ja) 2017-04-13

Similar Documents

Publication Publication Date Title
US9542267B2 (en) Enhanced recovery mechanisms
JP4575488B2 (ja) 情報処理装置
US9104396B2 (en) Electronic apparatus, charging control device, and charging control method
US20160116967A1 (en) Firmware Update Method and Power System Thereof
TWI475368B (zh) 電源控制系統及其方法
KR20160058843A (ko) 부속 디바이스 전력 관리
WO2017022169A1 (ja) バッテリ制御装置、電子機器、バッテリパック及びバッテリ制御方法
US10379592B2 (en) Power management of an NZE IoT device
US9880610B2 (en) Power supplying method, power supplying system, and electronic device
JP2017527921A (ja) デバイスのモードを制御する方法および装置
JP2011010405A (ja) 電源ユニット、処理システム及び制御方法
EP2784901B1 (en) Universal serial bus chargers and charging management methods
JP6164363B2 (ja) 制御装置及び電子機器
WO2014205762A1 (en) Power adapter detection
JP2013142908A (ja) 電子機器
JP6230425B2 (ja) バッテリ及び電源供給装置並びに電子装置
CN104049717A (zh) 节电控制电路和电子设备
JP2014021807A (ja) 電子機器及びその起動制御方法
US8954717B2 (en) System capable of booting through a universal serial bus device and method thereof
TW201541803A (zh) 可攜式電子裝置及其充電控制方法
JP6649579B2 (ja) 電子システム、機能拡張装置及び電源管理プログラム
JP2010257493A (ja) 情報処理装置及び給電方法
US9423850B2 (en) System and method of power control for embedded systems without advanced configuration and power interface (ACPI)
US9495003B2 (en) Server storing data and control information for repowering operation
TW201617772A (zh) 一體電腦及其電源控制方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170605

R150 Certificate of patent or registration of utility model

Ref document number: 6164363

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150