PT96935A

PT96935A - Multiplexador de sinais digitais

Info

Publication number: PT96935A
Application number: PT9693591A
Authority: PT
Inventors: Heinz Wiher
Original assignee: Siemens Ag
Priority date: 1990-03-06
Filing date: 1991-03-05
Publication date: 1993-04-30
Also published as: EP0471045A1; WO1991014320A1; AU7227191A; BR9104811A; IE910733A1; CA2054742A1; CH679820A5; JPH05500893A

Description

Descrição referente a patente de invenção de SIEMENS AKTIENGESEL-LSCHAFT, alemã, industrial e comercial, com sede em Wittelsba-cherplatz 2, D-8000 Miinchen, República Federal Alemã, (inventor Heinz Wiher, residente na República Federal Alemã), para ”MUL-TIPLEXADOR DE SINAIS DIGITAIS”.

Descrição A presente invenção refere-se a um multiplexador de sinais digitais de acordo com o preâmbulo da reivindicação 1.

Os sinais telefónicos digitais e dados com taxas de bits de um nível médio e inferior da hierarquia em especial com taxas de bits de 2 400, 4 800 e 9 600 bit/s são transmitidos a grandes distâncias de preferência sob a forma multiplex por divisão do tempo, num nível superior da hierarquia, por exemplo com taxas de bits de 64 Kbit/s ou alguns Mbit/s. Um multiplexador usado para este fim e a sua utilização numa rede de dados digital são conhecidos de St. Burgin, P.A. Merz ”MXB.2-Daten-multiplexar 64 Kbit/s da 2^ geração, de acordo com CCITT X.50” ou P.A. Merz "Digitales Datennetz fur die Ubertragung von 2 400 4 800 und 9 600 bit/s auf festgeschalteten Leitungen”, Siemens Albis Berichte 3 (1987) pag. 9 e seguintes, o multiplexador MXB.2 descrito torna possível a multiplexação de cinco canais individuais a 9 600, dez canais individuais a 4 800 ou doze canais individuais a 2 400 bit/s, bem como, com certas limitações combinações dos mesmos numa corrente de bits resultante de 64 Kbit/s. A transferência de dados faz-se nesse caso, no lado dos canais individuais e do lado dos canais multiplexados, com estrutura em tramas ou com estrutura em envolvente, respectiva-

mente. A fig. 6, na pag. 12 mostra um sistema múltiplo com mul-tiplexadores MXB.2, que estão agrupados num sistema múltiplo, sendo cada um deles operado por duas unidades de multiplexado-res, duas unidades de interface de impulsos de cadências centrais e duas unidades de vigilância. Cada multiplexador MXB.2 contém quatro unidades de interface, cada uma podendo receber cinco interfaces de canais individuais e que estão ligadas a-través de uma linha omnibus em série com duas unidades respec-tivas de processadores de canal. A flexibilidade de um sistema múltiplo deste género é neste caso muito limitada. As unidades de processadores de canal não estão ligadas entre si através da linha omnibus e podem ter acesso apenas ao máximo de 4 x 5 interfaces de canais individuais. São limitadas as possibilidades de escolha das taxas de bits das interfaces dso canais individuais. Uma nova adaptação admissível deste sistema múltiplo a requisitos diferentes da parte do utilizador condiciona um elevado custo de desenvolvimento e um acesso manual à maioria das unidades localizadas descentralizadamente. A linha omnibus em série usada no sistema, que liga as interfaces dos canais individuais com os processadores dos canais conduz, juntamente com os dados, também endereços, sendo portanto fortemente carregada. A presente invenção tem como objectivo proporcionar um multiplexador digital que seja configurável livremente em função das diversas constelações do sistema. A configuração de vários multiplexadores digitais localizados descentralizadamente pode fazer-se de um ponto central e dentro do tempo mais curto. 0 tráfego de dados entre linhas de dados do mesmo ou de diferentes níveis da hierarquia e da mesma ou de diferentes taxas de bits deve fazer-se de maneira eficiente e sem grandes complicações.

Este problema é resolvido da maneira indicada na parte de caarcterização da reivindicação 1. Nas reivindicações restantes são indicadas formas de realização vantajosas da presente invenção. 0 multiplexador de sinais digitais segundo a presente 2 invenção apresenta as seguintes vantagens: pode ser configurado rapidamente e de qualquer maneira por uma estação de controlo externa. Além disso apresenta uma flexibilidade óptima relativamente às possibilidades de transferências de dados, possibilidade de ampliação e aceitação de quaisquer taxas de transferência de dados. Por conseguinte é também de utilização universal .

Descreve-se a seguir com mais pormenor a presente invenção com referência aos desenhos anexos, cujas figuras representam: A fig. 1, o esquema de blocos de um multiplexador digital com diversas unidades de multiplexadores e de interfaces internas; A fig. 2, uma unidade de multiplexador interna; e A fig. 3, uma unidade de interface interna. A fig. 1 mostra o esquema de blocos de um multiplexador de sinais digitais segundo a presente invenção, que apresenta uma linha omnibus (SH) com n linhas à qual têm acesso, do lado dos canais individuais, duas unidades de interface (EEB-1, SSB-2) e, do lado dos canais múltiplos, dois multiplexadores (MXH-1, MXH-2), que estão ligados através de uma interface (EPIC-Z) com uma linha omnibus em paralelo (DH). A linha omnibus de dados (DH) apresenta então taxas de transmissão de dados elevadas, de preferência normalizadas, tais como 64 Kbit/s, 2 MBit/s, 8 MBts/s, etc. Além do multiplexador (MXH-1) e da unidade de interface (SSB-1), que foram previstas como equipamento mínimo do multiplexador de sinais digitais, podem utilizar-se outros multiplexadores (MXH-Z) até um número máximo igual ao número n de linhas da linha omnibus de dados (SH) (Z = n) As unidades de interface (SSB-1, SSB-2) apresentam dez interfaces de canal individual (EKS-11,..., EKS-25), que recebem ou emitem dados com taxas de transmissão de dados baixas ou médias de preferência normalizadas, tais como 2 400, 4 800 e 9 600 bit/s, através de uma linha do lado dos assinantes. Cada multiplexador (MXH-Z) serve, sequencialmente, um número qualquer de interfaces de canais individuais (EKS-XY) localizadas em quaisquer unidades de interface (SSB-X), que podem ter tramas de transmissão de dados diferentes. A corrente de dados resultante - 3 -

que e então levada ao multiplexador MXH-Z, corresponde no entanto ao máximo da taxa de transmissão de dados da linha omni-bus (DH).

Os dados são aplicados a ou, respectivamente, recolhidos de, uma das linhas da linha omnibus de dados (SH), através do multiplexador (MXH-Z) e das unidades de interface (SSB-X) com os bits em série. Uma tal interligação de todas as unidades (MXH-Z) e (SSB-X) a uma linha omnibus de dados contínua (SH) dá uma flexibilidade máxima. Assim, além de interfaces de canal individual (EKS-XY), localizadas em diferentes unidades de interfaces (SSB-X), poderem permutar dados com um multiplexador · (MXH-Z), também o podem fazer diferentes interfaces de canais individuais (EKS-XY) ou multiplexadores (MXH-Z) entre si. Para aumentar a eficiência do sistema, previu-se a transferência bidireeeional de dados nas linhas da linha omnibus (SH). A operação completa para a decomposição e o estabelecimento das estruturas das tramas dos vários dados a receber e a emitir, bem como para a aplicação, nos tempos correctos, nas linhas da li-

omnibus (SH) ou, respectivamente a retirada, nos tempos correc-tos> dessas linhas, é comunicada a uma unidade de gestão contida em cada unidade (MXH-Z, SSB-X), através de uma linha omnibus de controlo (CB) em paralelo, em função da configuração existente das unidades. Isso tem a vantagem de que, depois de alterações na configuração das unidades do multiplexador de sinais digitais a partir da estação central, é possível, quase sem a-traso, a adaptação às novas circunstâncias. Por exemplo, no caso de as interfaces de canais individuais (EKS-13) e EKS-25) transmitirem dados com a mesma taxa de transmissão de dados para o multiplexador (MXH-2) e for ajustado o serviço do primeiro (EKS-13) e se duplicar a taxa de transmissão do segundo (EKS-25) então o multiplexador de sinais digitais pode ser rapidamente adaptado por meio da informação apropriada correspondente nas unidades de gestão das unidades em questão (MXH-2, SSB-1, SSB-2). A fig. 2 mostra um multiplexador (MXH-Z) do qual um . controlador de configuração e alarmes (KAC-Z) e um contador de ] ciclos (ZC) estão ligados, através da linha omnibus de controlo - 4 -

(CB) com uma estação de programação e controlo (CTRL). Além disso, ele contém uma memória de chamadas dos canais (KAR) e um controlador dos canais múltiplos (VKC), ligado através da interface (EPIC-Z) com a linha omnibus de dados (DH) e um controlador de canais individuais (EKC). 0 controlador (EKC) e o controlador VKC estão então ligados entre si através de uma memória do registador do processador (PR) comandada pelo controlador de configuração e alarmes (KAC-Z). A memória de chamadas de canais (KAR) está ligada com o controlador de configuração e de alarmes (KAC-Z), com o controlador de canais individuais (EKC), com o contador de ciclos (ZC) bem como com um desmultiplexador (DD) e um multiplexador (UM). 0 desmultiplexador (DD) e o mul-tiplexador (UM) estão, por um lado, ligados com o controlador de canais individuais (EKC) e, por outro lado, directamente ou através de uma memória tampão (UR), com a linha omnibus de dados (SH). 0 circuito ilustrado funciona da seguinte maneira: 0 controlador de canais múltiplos (VKC) sincroniza-se com as tramas de dados que são recebidos através da linha omnibus de dados (DH) e da interface (EPIC-Z). Os dados contidos em cada trama são a seguir decompostos em dados dos canais individuais e depositados na memória do registador do processador (PR). Os dados dos canais individuais que já se encontram na memória (PR) do registador do processador para ser fornecidos à linha omnibus de dados (DH) são recebidos pelo controlador de canais múltiplos (VKC), incluídos numa trama e fornecidos à interface (EPIC-Z). Na memória (PR) do registador do processador, associa-se a cada canal individual, por cada sentido de transmissão, bem como ao controlador de canais múltiplos e de canais individuais para a comunicação de alarmes no controlador de configuração e de alarmes (KAC-Z), uma área de memória respec-tiva. Além disso, previu-se na memória (PR) do registador do processador e na memória de chamadas de canais (KAR) uma área de memória para dados de configuração para o controlador de canais múltiplos e individuais (VKC,EKC). Estes dados de configuração são conduzidos ao controlador de configuração e de alarmes (KAC-Z), quando do arranque ou no caso de alterações do - 5 -

sistema, através da linha omnibus de controlo (CB), os quais são a seguir inscritos na memória (PR) e na memória (KAR). Os ocntroladores de canais múltiplos e de canais individuais (VWC,EKC) vigiam a execução da transferência de dados e depositam eventuais mensagens de alarmes na memória (PR) do registador do processador. Estas mensagens, são recebidas pelo controlador de configuração e alarmes (KAC-Z) e retransmitidas para a estação de controlo. 0 controlo de canais individuais (EKC) dispõe, por cada sentido da transmissão, de programas individuais, que podem ser chamados, que servem para a transferência, bit por bit, de dados dos canais individuais, bem como para a geração e a verificação da estrutura das tramas do lado dos canais individuais. 0 controlador de configuração e alarmes (KAC-Z) escreve unidades de dados de programas e de configurações na memória de chamadas de canais (KAR), que são explorados ciclicamente pelo contador de ciclos (ZC), lidos para o controlador de canais individuais (EKC) e seleccionados por meio dos mesmos, um programa individual por ciclo. Com um programa individual retira-se um bit de dados do canal individual de uma das linhas da linha omnibus de dados (SH) e conduz-se à memória (PR) do registador do processador, através do multiplexador (UM) e do controlador de canais individuais (EKC), ou retira-se da memória (PR) do registador do processador um bit de dados do canal individual já preparado pelo controlador de canais múltiplos (VKC) e é conduzido através do controlador de canais individuais (EKC) e do desmultiplexador (DD) a uma das linhas da linha omnibus (SH). Para uma taxa de transmissão de dados de 64 Kbit/s para cada sentido da transmissão executa-se por tanto pelo menos 128 000 vezes por segundo um programa individual no controlador de canais individuais (EKC). Para que a transferência de um bit de dados do canal individual efectuada por meio do programa individual escolhido possa efectuar-se correctamen-te, aplicam-se simultaneamente dados de comando pertencnetes às respectivas unidades de dados de programas e configurações pela memória de chamadas de canais (KAR) ao desmultiplexador (DD) e ao multiplexador (UM) e à memória tampão (UR), de modo que conforme os dados de comandos presentes do desmultiplexador (DD) o

4

bit de dados do canal individual seja transferido do controlador de canais individuais (EKC) para a linha correcta da linha omnibus de dados (SH) ou que o bit de dados do canal individual seja enviado da linha correcta da linha omnibus de dados (SH) depois da memorização intermédia na memória tampão (UR) pelo multiplexador (UM) para o controlador de eanais individuais (EKC). Os programas individuais podem além disso servir para a verificação de unidades individuais ou de todo o multiplexador de sinais digitais. A unidade de interfaces (SSB-X) representada na fig.

3 contém um controlador de configuração e alarmes (KAC-X) e um contador de ciclos (ZC) que estão ligados com uma memória (KARA) de chamada de canais individuais e, através de uma linha omnibus de controlo (CB), com a estação de programação e controlo (CTRL). 0 controlador de configuração e alarmes (KAC-X) está além disso ligado através de uma linha de comando com todas as interfaces de canais individuais (EKS-X1,...,EKS-X5). A memória de chamadas de canais individuais (KAR) está ligada através de uma outra linha de comando com as interfaces de canais individuais (EKS-X1,...,EKS-X5) e com um desmultiplexador /UD) e um multiplexador ('DM). 0 desmultiplexador e o multiplexador (DM) estão além disso ligados à linha omnibus (SH) e através de uma linha de dados respectiva às interfaces de canais individuais (EKS-X1,...,EKS-X5). 0 controlador de configuração e alarmes (KAC-X) inscreve unidades de dados de configuração na memória (KAR) de chamada de canais que são explorados crlicamente pelo contador de ciclos e aplicados nas interfaces dos canais individuais (EKS-XY) e aos multiplexadores (DM) e (UD). Os bits de dados dos canais individuais são retirados sequencialmente de uma das interfaces dos canais individuais (EKS-X1,...,EKS-X5) e através do desmultiplexador (UD) aplicados à linha respectiva da linha omnibus de dados (SH) ou, inversamente, são retirados das linhas da linha omnibus de dados (SH) e transmitidos através do multiplexador (DM) para uma das interfaces de canais individuais (EKS-X1,...,EKS-X5). a memória de chamadas dos canais co- - 7 -

Claims

manda o multiplexador (DM) e o (UD) de modo tal que as interfaces de canais individuais (EKS-X1,...,EKS-X5) para a transferência de dados são ligadas com a linha correcta da linha omni-bus de dados (SH). A linha de comando com a qual está ligado o controlador de configuração e alarmes (KAC-X) com todas as interfaces de canais individuais (EKS-X1,...,EKS-X5), serve para a inicialização destas unidades EKS-X1,...,EKS-X5) bem como para a recepção de mensagens de estado e de alarmes. Para se assegurar a colaboração síncrona do multiplexador (MXH-Z) e das unidades de interface (SSB-X), faz-se o arranque comum dos seus contadores de ciclos. Garante-se desse modo que os bits de dados são colocados nos instantes correctos e portanto sem colisões, nas linhas da linha omnibus de dados SH ou retirados dessas linhas. REIVINDICAÇÕES - 1ã - Multiplexador de sinais digitais programável e flexível com pelo menos uma interface de canais individuais (EKS-XY) do lado dos assinantes para a permuta de sinais de canais individuais com débitos de bits de um andar inferior da hierarquia e com pelo menos uma interface (EPIC-Z) que recebe ou emite um fluxo de dados com um débito de bits de um andar superior na hierarquia, constituído por sinais de canais individuais diferentes, caracterizado por pelo menos um multiplexador (MXH-Z) que apresenta úma interface (EPIC-Z) ligada com uma linha omnibus de dados (DH) e pelo menos uma unidade de interface (SSB-X), que apresenta pelo menos uma interface de canais individuais (EKX-XY), estarem ligados respectivamente com uma linha omnibus de dados (SH) e, através de uma linha omnibus de controlo (CB), com uma estação de programação e controlo (CRTL). - 2S - - 8 -

Multiplexador de sinais digitais de acordo com a reivindicação 1, caracterizado por o número de linhas da linha omnibus de dados (SH), que de preferência funciona bidi-reccionalmente, ser igual ao número máximo de multiplexador (MXH-Z) que permutam dados de canais individuais através da linha omnibus de dados (SH), com as unidades de interface (SSB-X). - 3ã - Multiplexador de sinais digitais de acordo com a reivindicação 1, caracterizado por o multiplexador (MXH-Z) apresentar um controlador de configuração e de alarme (KAC-Z) e um contador de ciclos (ZC), que estão ligados, através de uma linha omnibus de controlo (CB), com a estação de programação e controlo (CRTL), um controlador dos canais multiplexados (VKC) ligado com a interface (EPIC-Z) e um controlador dos canais individuais (EKC), que estão ligados entre si através de uma memória do registador do processador (PR) comandada pelo controlador de configuração e alarme (KAC-Z), bem como uma memória de chamada de canais (KAR), que está ligado ao controlador de canais individuais (EKC), ao contador de ciclos (ZC), bem como a um desmultiplicador (DD) e a um multiplexador (UM) que estão ligados, por um lado com o controlador de canais individuais (EKC) e, por outro lado, directamente ou através de uma memória tampão (UR), com a linha omnibus de dados (SH). - 4a _ Multiplexador de sinais digitais de acordo com a reivindicação 3, caracterizado por o controlador de canais multiplexados (VKC) sincronizar os dados entrados com a trama, decompor os dados contidos na trama em dados de canais individuais e armazenar estes dados na memória do registador do processador (PR), por o controlador de canais multiplexados (VKC) retirar dados de canais individuais da memória do registador do processador (PR), inclui-los numa trama e emiti-los • para a interface (EPIC-Z), por na memória do registador do pro- 9

cessador (PR), se associar a cada canal individual, por cada direcção de transmissão, uma secção da memória, por na memória do registador do processador (PR) e na memória de chamada dos canais (KAR) se armazenarem dados de configuração para o contro lador dos canais individuais e dos canais multiplexados (EKC, VKC) pelo controlador de configuração e alarme (KAC-Z), por os controladores dos canais individuais e dos canais multiplexados (EKC,VKC) armazenarem mensagens de alarme para o controlador de configuração e alarme (KAC-Z) nestes componentes de memória (PR), por o controlador de canais individuais (EKC) conter, por cada direcção de transmissão, programas individuais susceptí-veis de ser chamados para a transferência, bit por bit dos dados dos canais individuais, bem como para a geração e verificação da estrutura das tramas do lado dos canais individuais, por o controlador de configuração e alarme (KAC-Z) inscrevem unidades de dados de configuração e de programas na memória de chamada de canais (KAR), que são lidas ciclicamente no controlador dos canais individuais (EKC) e por meio dos mesmos selecciona-do um programa individual, por simultaneamente se anexarem às unidades de dados de configuração e de programas respectivamen-te dados de comando correspondentes provenientes da memória de chamada de canais (KAR), no desmultiplexador (DD), bem como no multiplexador (UM) e da memória tampão (UR), por o desmultiplexador (DD) transmitir, de acordo com os dados de comando, bits de dados dos canais individuais pelo controlador de canais individuais (EKC) para uma linha da linha omnibus de dados (SH) ou por se emitir um bit de dados dos canais individuais de uma linha da linha omnibus de dados (SH), directamente ou depois de um armazenamento intermédio na memória tampão (UR), pelo multiplexador (UM) para o controlador de canais individuais (EKC). - 5ã - Multiplexador de sinais digitais de acordo com a reivindicação 1, caracterizado por a unidade de interface (SSB-X) apresentar um controlador de configuração e de alarme * (KAC-X) e um contador de ciclos (ZC), que estão ligados com a 10 « estação de programação e controlo (CTRL) e a uma memória de chamada de canais (KAR), por o controlador de configuração e alarme (KAC-X) estar ligado através de uma linha omnibus de comando com todas as interfaces de canais individuais (EKS-XY), por a memória de chamada de canais (KAR) estar ligada através de uma linha de comando com as interfaces dos canais individuais (EKS-XY), bem como a um desmultiplexador (UD) e um multi-plexador (DM), por o desmultiplexador (UD) e o multiplexador (DM), por um lado estarem ligados com a linha omnibus de dados (SH) e, por outro lado, através de uma linha de dados com as interfaces de canais individuais (EKS-XY). - 6s _ Multiplexador de sinais digitais de acordo com a reivindicação 5, caracterizado por o controlador de configuração e de alarme (KAC-X) inscrever unidades de dados de configuração na memória de chamada de dados (KAR), que são ciclicamente aplicados nas interfaces de canais individuais (EKS-XY) e nos multiplexadores (DM,UD) e por serem transmitidos bits de dados dos canais individuais, em seguida pelas interfaces de canais individuais (EKS-XY) para a respectiva linha da linha omnibuas dados (SH) ou vice-versa. A requerente reivindica a prioridade do pedido de patente suiço apresentado em 6 de Março de 1990, sob o ns. 00713/90-0. Lisboa, 5 de Março de 1991.

11