ES2224657T3 - Metodo y disposicion relacionados con la conmutacion sincronizada. - Google Patents
Metodo y disposicion relacionados con la conmutacion sincronizada.Info
- Publication number
- ES2224657T3 ES2224657T3 ES99921300T ES99921300T ES2224657T3 ES 2224657 T3 ES2224657 T3 ES 2224657T3 ES 99921300 T ES99921300 T ES 99921300T ES 99921300 T ES99921300 T ES 99921300T ES 2224657 T3 ES2224657 T3 ES 2224657T3
- Authority
- ES
- Spain
- Prior art keywords
- bus
- line
- box
- backplane
- grill
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0691—Synchronisation in a TDM node
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40169—Flexible bus arrangements
- H04L12/40176—Flexible bus arrangements involving redundancy
- H04L12/40189—Flexible bus arrangements involving redundancy by using a plurality of bus systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Hardware Redundancy (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Stereo-Broadcasting Methods (AREA)
- Mobile Radio Communication Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Small-Scale Networks (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
Un método para la comunicación digital entre dispositivos de una disposición que comprende una pluralidad de tableros o cuadros de línea; estando dispuestos dichos dispositivos en dichos cuadros de línea; y una parrilla que aloja a dicha pluralidad de cuadros de línea; en la cual dicha parrilla tiene un plano posterior asociado con la misma; y en la cual se ha dispuesto un bus en el plano posterior de dicha parrilla; estando conectados entre sí dicha pluralidad de cuadros de línea a través de dicho plano posterior, por medio de dicho bus; y en la cual cada cuadro de línea incluye un mecanismo de direccionamiento y cada cuadro de línea tiene su propio contador de dirección; y en la cual dicho método comprende proporcionar una comunicación digital entre dichos dispositivos a través de dichos cuadros de línea y a través de dicho bus situado en el plano posterior de dicha parrilla, comprendiendo adicionalmente dicho método el uso de una concepción descentralizada, estando el método caracterizado por que dicha comunicación digital entre dichos dispositivos se lleva a cabo de forma bidireccional o en ambos sentidos con el uso de un bus susceptible de ser dimensionado a escala y sincrónico; generar una señal de reloj principal en un cuadro de reloj; generar, de forma local en cada cuadro de línea, señales de reloj de lectura y de inscripción o escritura, en respuesta a dicha señal de reloj principal; y determinar el modo y el instante en que cada cuadro de línea envía y recibe los datos de tráfico utilizando las señales de reloj de lectura e inscripción y el sistema de direccionamiento interno, a fin de lograr la conmutación sincronizada de dicha comunicación digital entre dichos dispositivos.
Description
Método y disposición relacionados con la
conmutación sincronizada.
La presente invención se refiere a un método
relativo a la conmutación sincrónica, por ejemplo, en relación con
la comunicación digital entre dispositivos que están dispuestos
sobre tableros o cuadros que están enchufados en parrillas que
tienen un plano posterior asociado a las mismas.
La presente invención se refiere también a una
disposición para llevar a la práctica dicho método.
En la actualidad, existen limitaciones en cuanto
a la flexibilidad de los conmutadores digitales sincrónicos con
respecto a un mínimo retardo y a la flexibilidad en su
configuración, combinados con una concepción sin bloqueos, de
conmutación en múltiples ranuras, con una elevada capacidad y una
alta fiabilidad.
Los componentes disponibles comercialmente se
sirven de un esquema de matriz de conmutación con una arquitectura o
estructura centralizada.
En consecuencia, dichas matrices de conmutación
adolecen de la imposibilidad de alcanzar una elevada capacidad con
una protección redundante en sí misma, todo lo cual está ligado a la
concepción centralizada.
Además, la redundancia, por lo que respecta a los
mecanismos para la supervisión de protección, es compleja y provoca
una MTBF baja, un hecho que ha entorpecido cualquier desarrollo que
implique una mejora de las deficiencias de la técnica anterior
previamente mencionadas.
El documento US 4.547.880 (de De Vita et
al.) describe un aparato para el control de la comunicación de
los dispositivos digitales, que comprende un bus de comunicación
destinado a encaminar internamente las señales de datos y de control
entre dichos dispositivos digitales.
El documento US 4.955.020 (de Stone et
al.) se refiere a un sistema de comunicación digital que
comprende una pluralidad de módulos y un plano posterior que tiene
una arquitectura de bus que está conectada entre dichos módulos.
Esta arquitectura de bus de la técnica anterior sugiere, hasta
cierto punto, una solución para el problema de la limitación de los
parámetros, pero no dice nada respecto a introducir una arquitectura
o estructura descentralizada con respecto a la conmutación digital
sincrónica.
El documento US 5.432.791 (de Gancarcik) hace
referencia a un sistema de conmutación digital que comprende un bus
de sistema que transmite los datos entre cuadros de interfaz y una
unidad de control, de tal modo que dicha unidad de control utiliza
un sistema de reloj que está sincronizado.
El documento US 5.161.152 (de Czerwiec et
al.) describe un terminal de acceso de línea de transmisión
sincrónica de alta velocidad, que comprende un módulo de acceso que
comprende, a su vez, una pluralidad de cuadros de línea. De acuerdo
con la técnica anterior, se utiliza un bus en serie de múltiples
enlaces para conectar un intercambiador de ranuras temporales al
módulo de acceso, es decir, para conectar los cuadros de línea con
la unidad de procesador.
La Solicitud de Patente Europea EP 0683580 A1 se
refiere a un método para conectar un enlace de transmisión de HDSL a
una red de SDH. Los datos procedentes de la red de SDH y dirigidos
al enlace de HDSL se correlacionan en el interior de la estructura
de trama de acuerdo con el sistema de HDSL, y los punteros
requeridos por la red de SDH son generados en las tramas que pasan
desde el enlace de HDSL a la red de SDH, indicando los punteros la
fase de la carga de información útil contenida en la estructura de
trama.
La Patente norteamericana Nº 5.421.002 se refiere
a un método para la transmisión de datos en un sistema de
procesamiento distribuido y, en particular, para la conmutación
entre buses redundantes cuando se detecta un error. El sistema
comprende un miembro de cuadros de procesador ligados entre sí por
buses redundantes de circulación en serie unidireccional. En el caso
de que uno de los procesadores detecte un error, se recurre a un
procedimiento de ensayo que utiliza mensajes de ensayo para la
evolución de una conmutación del bus activo en ese momento al otro
bus.
La Patente norteamericana Nº 4.791.629 hace
referencia a un sistema de conmutación de comunicación que comprende
una pluralidad de controladores conectados a un bus bidireccional
(en ambos sentidos) de multiplexación por división en el tiempo (TDM
-"Time Division Multiplex"). Cada controlador incluye un
microprocesador destinado a llevar a cabo funciones de control. Un
elemento de interfaz dispuesto en el controlador accede el bus de
TDM, en tanto que un elemento de conmutación situado en cada
controlador controla el acceso entre el elemento de interfaz
y el microprocesador. El bus de TDM está dividido en una pluralidad
de ranuras temporales. Se asignan a cada controlador ciertas de las
ranuras temporales y éste utiliza estas ranuras temporales para
comunicarse con otros controladores.
Otro documento que guarda relación con la técnica
anterior es el US 5.151.896.
Otro objeto de la presente invención es aportar
un método y una disposición en relación con la conmutación digital
sincrónica, en los que la flexibilidad se ve mejorada en gran medida
y en los cuales las operaciones pueden verse afectadas por un
retardo adicional mínimo.
Aún de forma adicional, el método y la
disposición de acuerdo con la presente invención tienen como objeto
abandonar la solución de arquitectura o estructura centralizada y
aportar, en su lugar, una concepción descentralizada con el fin de
conseguir una elevada capacidad y una protección redundante
mejorada.
Los objetos anteriores se logran mediante un
método y una disposición de acuerdo con la presente invención, los
cuales se caracterizan por hacer uso de una concepción
descentralizada y, más específicamente, por hacer uso de un bus
especial, es decir, un bus de RSO dispuesto en el plano posterior de
la parrilla asociada.
Características y ventajas adicionales de la
presente invención se pondrán de manifiesto a partir de la siguiente
descripción, tomada en combinación con los dibujos que se acompañan,
así como de las reivindicaciones de Patente que se adjuntan.
La Figura 1 es un diagrama esquemático que
ilustra un ejemplo de una realización de acuerdo con la presente
invención.
La Figura 2 es un sistema temporal que ilustra el
sistema de reloj utilizado de acuerdo con la presente invención.
La Figura 3 es un diagrama temporal que ilustra
un método de direccionamiento que se utiliza de acuerdo con la
presente invención.
Como se ha establecido en lo anterior, la
presente invención proporciona un sistema que, a la vista del
esquema de matriz de conmutación de la técnica anterior con una
arquitectura centralizada, sugiere una concepción descentralizada y
una arquitectura descentralizada en relación con el mismo.
En otras palabras, la presente invención
preconiza la introducción de un bus especial, un bus denominado de
RSO, dispuesto en el plano posterior de la parrilla, en el que están
situados una pluralidad de dispositivos que se comunican
digitalmente unos con otros.
Un ejemplo detallado del modo como se puede
implementar dicho bus de RSO se muestra en la Figura 1.
Con una regulación temporal bien diseñada y
controlando los parámetros fisiológicos, es posible construir un
conmutador digital sincrónico que no tiene componentes de matriz de
conmutación activos.
Se describe una nueva estructura de bus,
denominada bus de RSO, que supera todas las limitaciones mencionadas
anteriormente.
Este bus se utiliza en un plano posterior que se
asienta en una parrilla. En esta parrilla existen varios tableros o
cuadros conectados conjuntamente a través del plano posterior, con
el bus de RSO.
Este bus de plano posterior se sirve de una
interfaz en paralelo de 8 bits para las conexiones (ranuras
temporales) para el tráfico de datos. Cada cuadro subordinado / de
línea porta un mecanismo de dirección interno que está sincronizado
a través del plano posterior. Se genera tanto una señal de reloj
escritura o inscripción como una señal de reloj de lectura,
localmente en cada cuadro de línea y sincronizadas con una trama
común de 125 \mus.
Con este esquema, es posible conmutar, por
ejemplo, 2.048 ranuras temporales dúplex en 125 \mus. Aquí parece
más riguroso considerar el equivalente de 128 interfaces de 2
Mbit/s.
El sistema en el que se utiliza la estructura de
plano posterior está compuesto por cuatro tipos de unidades
funcionales: cuadros de línea, un cuadro de CPU (Unidad Central de
Procesamiento -"Central Processing Unit"), un cuadro de señal
de reloj y cuadros de transmisión de 2 Mbit/s con un número
arbitrario de canales, aunque tienen, típicamente, 8 canales en un
conmutador práctico.
La interfaz de tráfico es un bus de datos en
paralelo de 8 bits y con un impulso de trama de 125 \mus. La
interfaz de plano posterior ha de ser considerada en combinación con
los cuadros de línea que mantienen el circuito de interfaz en el
plano posterior y con el mecanismo de direccionamiento para
proporcionar a cada cuadro de línea el acceso al plano posterior y,
entonces, a ciertos conjuntos de ranuras temporales. El tráfico es
enviado entre los diferentes cuadros de línea de un modo minucioso y
bien definido.
Los excitadores de bus utilizados en esta
implementación son del tipo de GTL, si bien es posible utilizar
otros siempre y cuando puedan satisfacer los requisitos de
velocidad.
El sistema de reloj y el sistema de
direccionamiento interno son los encargados de proporcionar la
regulación temporal precisa en lo que respecta al modo y el instante
en que cada cuadro de línea envía y recibe los datos de tráfico. La
definición se proporciona a continuación.
Este sistema utiliza 2 señales de reloj. Ambas
señales de reloj se generan localmente en el cuadro de LT. La señal
de reloj de lectura se ajusta para leer de forma optimizada los
datos procedentes del bus e introducirlos en los cuadros de línea.
Esto se ilustra en la Figura 2.
Un sistema de bus es un recurso común y
constituye un punto específico de fallos. Con el uso de un bus
duplicado, es posible establecer una redundancia contra los errores
en los buses. Uno de los buses está activo y en otro se encuentra en
estado de espera. La inscripción o escritura se realiza en ambos
buses. Al leer retrospectivamente y comparar la lectura con la
escritura en el bus, es posible detectar un error en el bus y puede
ser activo el bus en estado de espera.
El método de direccionamiento comprende permitir
que los propios cuadros de línea tengan su contador de dirección
propio. El contador se reinicia / sincroniza con la referencia del
cuadro de señal de reloj. Gracias al contador se puede tener una
pequeña memoria RAM de 4.096 bits. Cada posición de 2 bits
corresponde a una posición de ranura temporal e indica si el cuadro
habrá de leer o inscribir en el bus. El contador de direcciones
internas proporciona las direcciones a esta memoria RAM, y cuando se
lee un 1 en cualquiera de las posiciones de ranura temporal, el
cuadro de línea procederá a leer o a inscribir en esa ranura
temporal de acuerdo con el ajuste que se proporcione en el segundo
bit. Los bits tienen los siguientes significados: cuando los bits
son 1, se produce una lectura o inscripción. Si los bits son 0, no
se producirá ninguna acción, véase la Figura 3.
Este bus puede gestionar los siguientes tipos de
tráfico de una forma sincrónica y carente de bloqueos.
Cuando dos cuadros han de conmutar ranuras
temporales de 64 kbit/s (una cada uno), tienen que compartir el
mismo bus durante un periodo de tiempo de 61 ns. La interfaz de
tráfico pertenecerá a uno de los cuadros durante los primeros 30,5
ns, en los que éste transmitirá, y al segundo cuadro en todos los
siguientes 30,5 ns, en los que la transmisión será por parte de éste
último. Esto significa que el bus tiene que cambiar el sentido de la
transmisión cada 30,5 ns.
Los dos cuadros pueden intercambiar entre 1 y
2.048 casos de conmutación.
Se lee e inscribe según sentidos diferentes. En
el periodo de tiempo de 61 ns pueden existir diferentes direcciones
de lectura / inscripción.
Se transmiten (se inscriben) y pueden recibirse
(leerse) una o más ranuras temporales por parte de un número
arbitrario de cuadros.
En el caso de que se utilicen múltiples
terminales, únicamente se inscribirá de vuelta una de las
direcciones de lectura.
Las ventajas de esta solución consisten en que se
trata de una solución eficaz en cuanto a costes y con un potencial
de muy alta fiabilidad, debido a su concepción distribuida. La
concepción distribuida ofrece también el mayor grado de flexibilidad
en la conmutación. Puede ponerse en práctica la redundancia con un
mínimo de complejidad.
La arquitectura o estructura descentralizada del
sistema hace también posible dirigirse a un número arbitrario de
ranuras temporales hasta una capacidad máxima, y, gracias a ello,
hace posible conectar una transmisión del tipo de SDH de 155 Mbit/s
al plano posterior de conmutación. Esto es beneficioso puesto que
hace posible conmutar la instalación de tendido aéreo
(TU-12 / VC-12) que sigue a los
circuitos de 2 Mbit/s en el SDH.
La conmutación de este tendido aéreo se hace
posible gracias al hecho de que los sistemas de transmisión (HDSL)
finalizan el tendido aéreo en una interfaz distante de cliente, y a
que ésta tiene la supervisión de extremo a extremo de un circuito de
2 Mbit/s a través de una red.
Puede lograrse una capacidad de conmutación más
elevada conforme se desarrolle la práctica de los componentes
electrónicos y de la construcción mecánica. Es posible extender
fácilmente las 2.048 ranuras temporales de la presente solución.
MTBF: Tiempo Medio entre Fallos ("Mean Time
Between Failure")
RSO: Iniciales del inventor
CPU: Unidad Central de Procesamiento ("Central
Processing Unit")
GTL: Lógica de Transistor de Puerta ("Gate
Transistor Logic")
OCTO: Cuadro de enlace de ocho canales
PRI: Velocidad Primaria de PCM
SDH: Jerarquía Digital Sincrónica ("Synchronous
Digital Hierarchy")
Cuadro de LT: Cuadro de Terminación de Línea
("Line Terminating Board")
Claims (10)
1. Un método para la comunicación digital entre
dispositivos de una disposición que comprende una pluralidad de
tableros o cuadros de línea; estando dispuestos dichos dispositivos
en dichos cuadros de línea; y una parrilla que aloja a dicha
pluralidad de cuadros de línea; en la cual dicha parrilla tiene un
plano posterior asociado con la misma; y en la cual se ha dispuesto
un bus en el plano posterior de dicha parrilla; estando conectados
entre sí dicha pluralidad de cuadros de línea a través de dicho
plano posterior, por medio de dicho bus; y en la cual cada cuadro de
línea incluye un mecanismo de direccionamiento y cada cuadro de
línea tiene su propio contador de dirección; y en la cual dicho
método comprende
proporcionar una comunicación digital entre
dichos dispositivos a través de dichos cuadros de línea y a través
de dicho bus situado en el plano posterior de dicha parrilla,
comprendiendo adicionalmente dicho método el uso de una concepción
descentralizada,
estando el método caracterizado porque
dicha comunicación digital entre dichos
dispositivos se lleva a cabo de forma bidireccional o en ambos
sentidos con el uso de un bus susceptible de ser dimensionado a
escala y sincrónico;
generar una señal de reloj principal en un cuadro
de reloj;
generar, de forma local en cada cuadro de línea,
señales de reloj de lectura y de inscripción o escritura, en
respuesta a dicha señal de reloj principal; y
determinar el modo y el instante en que cada
cuadro de línea envía y recibe los datos de tráfico utilizando las
señales de reloj de lectura e inscripción y el sistema de
direccionamiento interno, a fin de lograr la conmutación
sincronizada de dicha comunicación digital entre dichos
dispositivos.
2. El método de acuerdo con la reivindicación 1,
caracterizado por montar circuitos de interfaz para dicho
plano posterior en los respectivos tableros de línea de dicha
parrilla.
3. El método de acuerdo con la reivindicación 1 o
la reivindicación 2, caracterizado porque la concepción
descentralizada se lleva a la práctica mediante la introducción de
una interfaz que comprende un bus de datos en paralelo de 8 bits y
con un impulso de trama de 125 \mus.
4. El método de acuerdo con cualquiera de las
reivindicaciones precedentes, caracterizado por el uso de
cuatro tipos de unidades funcionales: cuadros de línea, un cuadro de
CPU (Unidad Central de Procesamiento), un cuadro de reloj y cuadros
de transmisión de 2 Mbit/s con un número arbitrario de canales, que
típicamente es de 8 canales en un conmutador práctico.
5. El método de acuerdo con cualquiera de las
reivindicaciones precedentes, caracterizado por el uso de un
bus duplicado o doble, siendo uno de los buses un bus activo y
siendo el otro un bus en estado de espera, de tal manera que la
inscripción y la lectura se realizan en ambos buses.
6. Una disposición para la comunicación digital
entre dispositivos; estando basada dicha disposición en una
concepción descentralizada; y comprendiendo la disposición:
una pluralidad de tableros o cuadros de línea; de
manera que dichos dispositivos se disponen en dichos cuadros de
línea;
una parrilla que aloja a dicha pluralidad de
cuadros de línea; de tal manera que dicha parrilla tiene un plano
posterior asociado a la misma; y un bus dispuesto en el plano
posterior de dicha parrilla;
estando conectados dicha pluralidad de cuadros de
línea entre sí a través de dicho plano posterior por medio de dicho
bus; caracterizada porque
dicho bus es un bus susceptible de ser
dimensionado a escala y sincrónico; siendo dicho bus un bus
bidireccional o de funcionamiento en ambos sentidos; y por
un cuadro de reloj que está dispuesto para
generar una señal de reloj principal, y por que
cada cuadro de línea se realiza en la práctica de
modo que genera localmente señales de reloj de lectura y de
inscripción en respuesta a dicha señal de reloj principal, a fin de
conseguir una conmutación sincronizada de la comunicación digital
entre dichos dispositivos.
7. La disposición de acuerdo con la
reivindicación 6, caracterizada porque dicho plano posterior
comprende circuitos de interfaz en los respectivos cuadros de línea
de dicha parrilla.
8. La disposición de acuerdo con la
reivindicación 6 o la reivindicación 7, caracterizada porque
una interfaz comprende un bus de datos en paralelo de 8 bits y un
bus de direcciones de 1 bit.
9. La disposición de acuerdo con cualquiera de
las reivindicaciones 6 a 8, caracterizada porque la
estructura del plano posterior está compuesta por cuatro tipos de
unidades funcionales: cuadros de línea, un cuadro de CPU (Unidad
Central de Procesamiento), un cuadro de reloj y cuadros de
transmisión de 2 Mbit/s con un número arbitrario de canales, que
típicamente es de 8 canales en un conmutador práctico.
10. La disposición de acuerdo con cualquiera de
las reivindicaciones 6 a 9, caracterizada porque comprende un
bus duplicado o doble, estando uno de los buses activo y
encontrándose el otro en estado de espera, y estando ambos buses
diseñados para la inscripción en ellos.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NO982183A NO982183L (no) | 1998-05-13 | 1998-05-13 | FremgangsmÕte og anordning relatert til synkron svitsjing |
| NO982183 | 1998-05-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2224657T3 true ES2224657T3 (es) | 2005-03-01 |
Family
ID=19902045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES99921300T Expired - Lifetime ES2224657T3 (es) | 1998-05-13 | 1999-05-10 | Metodo y disposicion relacionados con la conmutacion sincronizada. |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP1074119B1 (es) |
| AT (1) | ATE276615T1 (es) |
| AU (1) | AU3854699A (es) |
| DE (1) | DE69920203T2 (es) |
| ES (1) | ES2224657T3 (es) |
| NO (1) | NO982183L (es) |
| WO (1) | WO1999059276A2 (es) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4791629A (en) * | 1986-06-02 | 1988-12-13 | Ibm Corporation | Communications switching system |
| US5151896A (en) * | 1990-09-21 | 1992-09-29 | Bowman Donald J | Modular digital telephone system with fully distributed local switching and control |
| US5421002A (en) * | 1991-08-09 | 1995-05-30 | Westinghouse Electric Corporation | Method for switching between redundant buses in a distributed processing system |
| FI96080C (fi) * | 1994-05-20 | 1996-04-25 | Nokia Telecommunications Oy | Menetelmä HDSL-siirtoyhteyden kytkemiseksi SDH-verkkoon |
-
1998
- 1998-05-13 NO NO982183A patent/NO982183L/no not_active Application Discontinuation
-
1999
- 1999-05-10 AT AT99921300T patent/ATE276615T1/de not_active IP Right Cessation
- 1999-05-10 DE DE69920203T patent/DE69920203T2/de not_active Expired - Lifetime
- 1999-05-10 EP EP99921300A patent/EP1074119B1/en not_active Expired - Lifetime
- 1999-05-10 AU AU38546/99A patent/AU3854699A/en not_active Abandoned
- 1999-05-10 WO PCT/NO1999/000151 patent/WO1999059276A2/en active IP Right Grant
- 1999-05-10 ES ES99921300T patent/ES2224657T3/es not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| ATE276615T1 (de) | 2004-10-15 |
| DE69920203D1 (de) | 2004-10-21 |
| NO982183D0 (no) | 1998-05-13 |
| DE69920203T2 (de) | 2005-10-27 |
| NO982183L (no) | 1999-11-15 |
| WO1999059276A2 (en) | 1999-11-18 |
| EP1074119B1 (en) | 2004-09-15 |
| WO1999059276A3 (en) | 2000-01-27 |
| EP1074119A2 (en) | 2001-02-07 |
| AU3854699A (en) | 1999-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5583867A (en) | Backplane wiring for hub in packet data communications system | |
| ES2346259T3 (es) | Pasarela para la transferencia de datos entre buses en serie. | |
| ES2303261T3 (es) | Dispositivo y procedimiento de transmision de datos con riesgo de fallo reducido. | |
| ES2392549T3 (es) | Pasarela para el enrutamiento automático de mensajes entre buses | |
| KR19990009678A (ko) | 다층 구조의 아이 2씨 버스를 이용한 진단/제어 시스템 | |
| US20020001305A1 (en) | Flexible, self-aligning time and space switch fabrics | |
| US6981087B1 (en) | Multi-master and diverse serial bus in a complex electrical system | |
| US20090083466A1 (en) | Message handler and method for controlling access to data of a message memory of a communications module | |
| BRPI0622021A2 (pt) | instalação de roteamento para módulo eletrÈnico submarino | |
| CN108337577A (zh) | 一种新型的vpx集成背板 | |
| US5060241A (en) | Synchronizing system for a private digital exchange connected to an isdn | |
| ES2225487T3 (es) | Red con propiedades de redundancia asi como abonado de la red, especialmente un aparato de campo, para una red de este tipo. | |
| EP0175631B1 (en) | Integrated digital network | |
| ES2224657T3 (es) | Metodo y disposicion relacionados con la conmutacion sincronizada. | |
| US6301623B1 (en) | Computer network with a plurality of identically addressed devices | |
| EP0594198B1 (en) | Crossbar switch for synthesizing multiple backplane interconnect topologies in communications system | |
| US9413696B2 (en) | System architecture and method for communication between devices over backplane to reduce interface count | |
| ES2250686T3 (es) | Disposicion de conmutacion que incluye buses de intervalos de tiempo y varias memorias intermedias. | |
| ES2349340T3 (es) | Módulos de comunicaciones. | |
| KR100237469B1 (ko) | 광가입자시스템의 주제어장치 | |
| KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
| JP3046118B2 (ja) | 時分割通話路方式 | |
| ES2218295T3 (es) | Metodo y sistema para proporcionar una señal de realimentacion en una red de telecomunicaciones. | |
| KR100359451B1 (ko) | 이동통신 시스템의 셀버스 이중화 장치 | |
| RU2295149C2 (ru) | Способ для уменьшения нагрузки на шину в системе синхронной шины данных |