ES2303261T3 - Dispositivo y procedimiento de transmision de datos con riesgo de fallo reducido. - Google Patents
Dispositivo y procedimiento de transmision de datos con riesgo de fallo reducido. Download PDFInfo
- Publication number
- ES2303261T3 ES2303261T3 ES05766058T ES05766058T ES2303261T3 ES 2303261 T3 ES2303261 T3 ES 2303261T3 ES 05766058 T ES05766058 T ES 05766058T ES 05766058 T ES05766058 T ES 05766058T ES 2303261 T3 ES2303261 T3 ES 2303261T3
- Authority
- ES
- Spain
- Prior art keywords
- treatment
- lines
- line
- data
- interfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
- H04Q3/54558—Redundancy, stand-by
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13003—Constructional details of switching devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1302—Relay switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1304—Coordinate switches, crossbar, 4/2 with relays, coupling field
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13076—Distributing frame, MDF, cross-connect switch
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13167—Redundant apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13196—Connection circuit/link/trunk/junction, bridge, router, gateway
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13302—Magnetic elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13389—LAN, internet
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
Dispositivo de transmisión de datos con un número N de interfaces de vía ascendente (Uplink) (E1, UP), que por medio de una línea de tratamiento (A, B) dotada de componentes de transmisión de datos (T, LIC) son llevados hacia un elemento de salida (F), en el que están previstos una primera línea de tratamiento (A) y una segunda línea de tratamiento (B), caracterizada porque muestran respectivamente dos hileras de tratamiento separadas (A,A, B, B) para respectivamente N/2 líneas de datos, en el que una primera mitad (1 a 8) de N interfaces de vía ascendente (Uplink) (E1, UP) se conectan a la primera línea de tratamiento (A) y la segunda mitad (9 a 16) de N interfaces de vía ascendente (Uplink) (E1, UP) se conectan en la segunda línea de tratamiento(B), y en el cual cada línea de tratamiento (A, B) muestra una disposición de módulos (8, 8) por medio del cual las N/2 líneas de datos conectadas a la líneas de tratamiento (A o B) están conectadas respectivamente en la otra línea de tratamiento (B o A) en una de las dos hileras de tratamiento (A,A o B, B) allí disponibles, y en el que las disposiciones de módulos (8, 8) son dirigidas de tal modo, que una de las dos líneas de tratamiento (A o B) es activa y la otra se conmuta respectivamente en un modo Standby, de manera que el tráfico de datos en espera en los N interfaces de vía ascendente (Uplink) (E1, UP) se desarrolla sobre una de las dos líneas de tratamiento (A o B).
Description
Dispositivo y procedimiento de transmisión de
datos con riesgo de fallo reducido.
El invento se refiere a un dispositivo de
transmisión de datos con un número de N interfaces de vía ascendente
(Uplink), que por medio de una línea de tratamiento dotada de
componentes de transmisión de datos son llevados hacia un elemento
de salida. Además la invención se refiere a un procedimiento para la
transmisión del tráfico de datos, que de un número de N interfaces
de vía ascendente (Uplink) sobre una línea de tratamiento dotada
con componentes de transmisión de datos se llevan hacia un elemento
de salida.
Para dispositivos de comunicación, como por
ejemplo redes de telecomunicación para el tráfico de lenguaje y/o
el tráfico de datos, se es muy exigente en cuanto a la
disponibilidad en la mayor parte de las aplicaciones, para poner
con seguridad el suministro básico con las prestaciones de servicio
de telecomunicación. En general se pide además que componentes,
cuyo fallo perjudica a un determinado número de abonados, se deben
de realizar redundantemente. Por tales componentes se entiende aquí
por ejemplo módulos individuales únicos e interfaces internos y
externos. En muchas aplicaciones se acepta normalmente una fallo de
hasta 64 abonados por un error individual (conforme a GR 303). Para
el diseño del sistema de un dispositivo de comunicación esto
significa que en especial módulos centrales, cuya función debe de
estar disponible para un número alto de abonados, incluso sus
interfaces externos e internos deben de ser realizados
redundantemente. Por estar razón se realizan los módulos centrales
por lo general de dos en dos, así un módulo esta activo y el otro
módulo redundante trabaja en un modo standby. Así los módulos de
estos pares redundantes están por regla general realizados de
manera idéntica.
Otra condición representa la exigencia, para el
dispositivo de comunicación, en particular en las denominadas
aplicaciones de entrada (Access applications), de conseguir una
flexibilidad alta en lo relativo al tipo de circuito. La adaptación
de tal aparato a la aplicación correspondiente ocurre mediante la
selección de los interfaces, en las que se exige una flexibilidad
respecto al equipamiento y/o la técnica de comunicación. Conforme
al estado actual de la técnica se elige en estos circuitos a menudo
como tipo de conexión la conexión delante (Front Access) o la
conexión detrás (Rear Access).
Los interfaces de vía ascendente (Uplink) usados
en el ámbito Access (dirección de los datos del abonado a la
central de comunicación) constan en muchas aplicaciones de
transmisión de datos, de interfaces individuales guiados
paralelamente. Así por ejemplo el interfaz de lenguaje, según el
estándar V5.2, consta de hasta 16xE1 líneas (aplicaciones ETSI) y
los interfaces GR303 de hasta 28xDS1 líneas (Aplicaciones ANSI). En
este interfaz la solución que resulta en y para si evidente de un
acondicionamiento redundante del interfaz es por si mismo
inaceptable frecuentemente por razones de gastos para un explotador
de la red.
Un dispositivo de transmisión de datos sobre el
principio de redundancia de las líneas de tratamiento es conocido
de la memoria de patente EP 1 133 197.
Un problema técnico se origina entonces cuando
las líneas de conexión conectan los interfaces semejantes en un
módulo individual, porque así se origina en ese punto de conexión un
denominado "Single Point of Failure". Un fallo de este módulo
significa sin embargo, en la mayoría de los casos, interferencias no
tolerables en un número alto de abonados. En las soluciones
conocidas que se describen a continuación, este problema no se
soluciona actualmente de manera satisfactoria.
Una de estas soluciones actualmente
insuficientes prevé un dispositivo de acoplamiento de enchufe, en
particular para las líneas de conexión con exigencias de fiabilidad
elevadas directamente en el portamódulos (Shelf), independiente de
los módulos individuales. Para estas soluciones se hacen necesarias
soluciones mecánicas especiales para los portamódulos con
acoplamientos de enchufe integrados. Aquí aparecen las desventajas
de que son necesarios gastos elevados para la mecánica y el listón
enchufable posterior (Backplane) del portamódulos, por lo que sin
embargo no se puede asegurar una exactitud ilimitada. Además la
flexibilidad de un dispositivo semejante es sólo pequeña, lo que
ocasiona gastos adicionales. Y finalmente son naturalmente los
acoplamientos de enchufe mismos un Single Point of Failure.
Otra solución con respecto a esto prevé líneas
de conexión separadas a los módulos activos y no activos. En el
caso de actuación de un error en el módulo activo se dispone un
conmutador externo, que entonces conmuta desde el módulo activo
hasta el hasta ahora módulo inactivo, el cual es continuo del módulo
activo. Como conmutador externo se puede usar además un multiplexor
connect cross conmutado en serie con interfaces E1/DS1, que sin
embargo desventajosamente vuelve a representar por si mismo un
single point of failure y comparativamente muestran tiempos de
bloqueo largos.
Alternativamente seria también posible, integrar
el conmutador en el aparato con lo que entonces el conmutador se
coloca sobre un módulo separado (con una fiabilidad alta). Tampoco
esta solución elimina el problema del single point of faillure y
además es necesario un gasto adicional para la placa (Board) central
adicional.
Aquí puede ser una ayuda ahora una solución con
el denominado Load-Sharing (repartición de la
carga), en la que esta prevista una división de la línea de
conexión en dos módulos y el funcionamiento paralelo de los dos
módulos, en el que cada módulo se explota con carga reducida. En
esta solución es otra vez desfavorable que en caso de fallo de un
módulo se reduciría mucho el rendimiento y son necesarios unos
gastos de software elevados para la administración del
Load-Sharing.
Es función de la invención indicar un
dispositivo de transmisión de datos y un procedimiento para la
transmisión de datos, en el que se da una fiabilidad elevada de la
interconexión para las líneas de conexión con gastos
comparativamente pequeños de administración y del lado del
aparato.
Esta función se resuelve en lo relativo al
dispositivo de transmisión de datos del tipo mencionado al
principio, de conformidad a la invención, en el que esta previsto
un dispositivo de transmisión de datos con un número N de
interfaces de vía ascendente (Uplink), que por medio de una línea de
tratamiento dotada de componentes de transmisión de datos son
llevados hacia un elemento de salida, en el que están previstos una
primera línea de tratamiento y una segunda línea de tratamiento,
que tienen respectivamente dos hileras de procesamiento separadas
para respectivamente N/2 líneas de datos, en el que una primera
mitad de N interfaces se conectan a la primera línea de tratamiento
y la segunda mitad de N interfaces Upllink se conectan en la segunda
línea de tratamiento y en el cual cada línea de tratamiento tiene
una disposición de módulos, mediante los cuales la N/2 líneas de
datos conectadas a la líneas de tratamiento están conectadas
respectivamente en la otra línea de tratamiento en una de las dos
hileras de tratamiento allí disponibles, y en el que las
disposiciones de módulos son dirigidas de tal modo, que una de las
dos líneas de tratamiento es activa y la otra se conmuta
respectivamente en un modo Standby, de manera que el tráfico de
datos en espera en los N interfaces de vía ascendente (Uplink) se
desarrolla sobre una de las dos líneas de tratamiento.
En lo que se refiere al procedimiento de
transmisión de datos se resuelve esta función de conformidad con la
invención, en dónde está previsto un procedimiento para la
transmisión del tráfico de datos, que desde un número N de
interfaces de vía ascendente (Uplink) a través de una línea de
tratamiento equipada con componentes de transmisión de datos se
conduce hacia un elemento de salida, en la que se utilizan una
primera línea de tratamiento y una segunda línea de tratamiento,
que tienen respectivamente dos hileras de tratamiento separadas
para respectivamente N/2 líneas de datos, en el que una primera
mitad de N interfaces de vía ascendente (Uplink) se conectan a la
primera línea de tratamiento y la segunda mitad de N interfaces de
vía ascendente (Uplink) se conectan en la segunda línea de
tratamiento y en donde por medio de una disposición de módulos
previsto para cada línea de tratamiento, las N/2 líneas de datos
conectadas en las líneas de tratamiento se conectan sobre
respectivamente otra línea de tratamiento a una de las dos hileras
de tratamiento allí disponibles y en el que las disposiciones de
módulos son dirigidas de tal modo que una de las dos líneas de
tratamiento es activa y las otras es conmutada respectivamente en
un modo Standby, de manera que el tráfico de datos en espera en los
N interfaces de vía ascendente (Uplink) se desarrolla sobre una de
las dos líneas de tratamiento.
De esta manera las líneas de datos de vía
ascendente (Uplink) están conectadas sobre dos módulos repartidos,
en el que ocurre sin embargo que el procesamiento lógico físico de
todos las líneas de datos de vía ascendente (Uplink) se efectúan
sobre uno de los dos módulos (línea de procesamiento). Así los
medios técnicos podrían ser realizados para la transferencia de
respectivamente N/2 líneas de datos, de manera relativamente fácil
y con disponibilidad alta y aislado ampliamente de la función
principal de la línea de tratamiento, es decir por ejemplo del
módulo. Las dos líneas de tratamiento podrían funcionar de nuevo en
general independientemente, de manera que en caso de fallo de la
función principal de los módulos, la transferencia de las líneas de
datos no están afectadas forzosamente por este fallo. Para las
declaraciones de fiabilidad no se necesita el módulo completo, sino
que sólo se consideran los componentes relevantes de las líneas de
datos de vía ascendente (Uplink) para la transferencia. En un fallo
de una línea de tratamiento no se producen ahora las limitaciones
de rendimiento, porque el procesamiento completo sucede en una línea
de tratamiento redundante concebida para todas las líneas datos de
vía ascendente (Uplink). Por esta razón se puede renunciar también a
las estructuras de software mencionadas antes, como son necesarias
para la realización de un Load-Sharings.
En una configuración ventajosa de la invención,
se puede ocupar, por ejemplo, de 1 a N líneas de conexión E1/DS1 de
un interfaz de datos de lenguaje V5.2/GR303 en el dispositivo del
interfaz definido. Así se transmitirán entonces por ejemplo, en
unos canales determinados, las informaciones de mando, por lo que
precisamente por esta razón una ocupación correspondiente en la
conmutación de un módulo no se cambia de un estado activo en
inactivo ni
viceversa.
viceversa.
Con respecto a esto se saca dependiendo del
lugar del enchufe del cruce de líneas mediante un multiplexor
estático, como se dio mediante la posibilidad de una transferencia
de una línea de conexión E1/DS1. Un multiplexor semejante se puede
colocar entre el interfaz de vía ascendente (Uplink) y la hilera de
tratamiento verdadera con sus componentes de tratamiento.
Otras configuraciones ventajosas de la invención
se pueden deducir de las restantes reivindicaciones secundarias.
Ejemplos de realización de la invención se
explican a continuación mediante los dibujos, en ellos se
muestra:
Figura 1 Un dispositivo de tratamiento con una
conmutación redundante en una placa (Board) separada conforme al
estado de la técnica;
Figura 2 Un primer dispositivo de tratamiento
conforme a la invención con una conmutación de los interfaces E1
mediante relés;
Figura 3 Un segundo dispositivo de tratamiento
conforme a la invención con una conmutación de los interfaces E1
mediante estados tristables en la salida LIC;
Figura 4 Un tercer dispositivo de tratamiento
conforme a la invención con una conmutación de los interfaces E1
mediante MUX/DEMUX internos;
Figura 5 Un dispositivo de tratamiento con una
conmutación redundante mediante un interenlace (interlink) entre
dos ethernet-Switches según el estado de la técnica;
y
Figura 6 Un cuarto dispositivo de tratamiento
conforme a la invención con una conmutación de Ethernet Uplink
Ports mediante MUX/DEMUX internos.
La figura 1 muestra en representación
esquemática un dispositivo de tratamiento 2 según el estado de la
técnica, en el que las líneas 1 hasta N =16 de un interfaz E1/DS1,
aquí inscrito como connector E1, están conectadas a un conmutador 4
manejado. Dependiendo de una señal de control SEL_A/B se conmutan
estas líneas a un módulo activo B. En este ejemplo de realización
se da a entender por las líneas rayadas en el conmutador 4, que el
módulo A esta conmutado en el estado inactivo. El conmutador 4 se
puede realizar mediante relés, todas las otras funciones se
realizan en el módulo B activo, que para esto tiene un transformador
T_{B}, un módulo integrado a líneas LIC_{B}
(LiC = Line Interface Circuit) y como elemento de salida un Framer F_{B}. En esta forma de ejecución el conmutador 4 representa por lo tanto un single point of failure, lo cual conforme a este objetivo es evitable.
(LiC = Line Interface Circuit) y como elemento de salida un Framer F_{B}. En esta forma de ejecución el conmutador 4 representa por lo tanto un single point of failure, lo cual conforme a este objetivo es evitable.
La figura 2 muestra ahora en representación
esquemática un primer dispositivo de tratamiento 6 conforme a la
presente invención. Dos líneas de tratamiento A, B están construidas
de manera similar en cada módulo. Un módulo, aquí la placa B
(Board), funciona en un estado inactivo, la otra placa A (Board) se
encuentra en un estado inactivo, por ejemplo el estado
Stand-By. En cada placa A, B (Board) se conectan
sólo N/2, es decir aquí ocho líneas E1 de un interfaz V5.2. Un
conmutador 8a o 8b, asimismo sobre la base de relés, se maneja por
el estado "activo/no activo" de las placas (Boards)
correspondientes A, B y conduce, cuando la placa (Board)
correspondiente está en estado activo, por la transferencia de las
línea E1 al módulo de recepción (hilera de tratamiento) de la
propia placa (Board). Si la placa (Board) afectada esta sin embargo
en estado inactivo, se transmiten las N/2 líneas E1 sobre una placa
posterior (Backplane) BP de su portamódulos aquí no representado,
como por ejemplo un armario de distribución hasta la placa (Board)
activa cercana. Por medio de un modo de conexión apropiado de los
conmutadores de relé 8a, 8b se puede conseguir que en caso de un
apagón de una placa (Board), las líneas E1 ahí conectadas se
conecten en el módulo vecino. La hilera de tratamiento formado como
módulo de recepción, abarca el transformador T y el módulo integrado
a líneas LIC, ocurre el tratamiento de señal verdadera según la
norma de ITU G. 703. En este ejemplo de realización permanece
entonces virgen el módulo de recepción de la placa (Board)
inactiva. Un multiplexor M postconectado respectivamente es
manejado por medio de una señal slot_A, slot_B, la cual se desvía de
manera estática del sitio de enchufar de la placa (Board) activa
correspondiente. Las conexiones internas del módulo integrado a
líneas LICs se conmutan directamente o cruzado a los Framer F
posconectados, en los cuales tiene lugar una tratamiento de señal
conforma a la norma ITU G. 704.
El mutliplexor M se pone en práctica por ejemplo
en una forma de realización preferente como parte de un FPGA (Free
Programmable Gate Array), por el que se puede conseguir una solución
comparativamente más económica. Con esta disposición se garantiza,
que independientemente del estado de las dos placas (Boards), la
asignación de las líneas E1 1 hasta N, aquí N =16, del interfaz
V5.2 permanecen en las entradas del Framer.
La figura 3 muestra de una manera esquemática un
segundo dispositivo de transmisión de datos 10, en el que los
conmutadores 8a, 8b previstos en la figura 2 se sustituyen por un
control de las salidas del módulo integrado a líneas LIC (el
denominado salida tristate). La distribución de las líneas
E-1 tiene lugar como en el primer dispositivo de
transmisión de datos 6 anterior. En el interfaz E1/DS1 están los
transformadores T necesitados (transformador) asignados
directamente al acoplamiento de enchufe de la línea E1. Los
transformadores T están conectados a sus interfaces internos con el
módulo integrado a líneas LIC de los dos módulos A y B, en lo que
la conexión a los módulos vecinos respectivos sucede sobre el
Backplane BP. Los módulos integrados a líneas LIC se activan sobre
el módulo activo mediante una señal de control SEL_A, SEL_B;
correspondientemente están los módulos integrados a líneas LIC del
módulo inactivo en el estado tristate y por lo tanto no son
efectivos para el camino de señal. También en este dispositivo de
transmisión 10 a la función del multiplexor M corresponde la
función del ejemplo de realización explicado antes. Los dos ejemplos
de realización antes mencionados, se distinguen también en
particular, en que los componentes activos se ejecutan
redundantemente.
Un tercer dispositivo de transmisión de datos
12, conforme a la figura 4, esta diseñado como ejemplo de
realización, en el que la función lógica mandada por la señal
SEL_A, SEL_B se ejecuta entre el módulo integrado a líneas LIC y el
multiplexor M. La distribución de las líneas E1 vuelve a ocurrir
como en los dos ejemplos de realización anteriores. Los interfaces
(transformador T y módulo integrado a líneas LIC) realizados
totalmente según G. 703, están aquí asignados directamente al
acoplamiento de enchufe. En el interfaz interno del módulo integrado
a líneas LIC esta ordenado respectivamente un conmutador digital
MUX/DEMUX, que esta mandado por la señal SEL_A, o SEL_B. La
transferencia de las líneas E1 ocurre según la asignación del estado
activo a uno de los dos módulos A o B. La función del multiplexor M
postconectado corresponde de nuevo a los dos ejemplos de realización
anteriores.
\newpage
La ventaja especial de este tercer dispositivo
de transmisión de datos 12 consiste en que los costes necesarios
para su realización son especialmente pequeños. Así se pueden
realizar en común en un FPGA, el multiplexor M estático y el
conmutador MUX/DEMUX manejado. El interfaz interno entre estos dos
componentes es al mismo tiempo independiente del interfaz de línea
y se puede por lo tanto acotar libremente. En el caso más fácil
puede constar de líneas CMOS.
La figura 5 muestra ahora un dispositivo de
transmisión 14 para los interfaces Ethernet Uplink (Ports), en el
estado de la técnica y comparable con la forma de realización de la
figura 1. Aquí los interfaces de vía ascendente (Uplink) de los dos
módulos centrales A y B están conectados activamente. El módulo en
el estado Standby conmuta el Ethernet Frames determinado en el de
vía ascendente (Uplink) de forma completa, sobre una conexión de
interenlace (Interlink) interna IL, al módulo activo. La conexión de
interenlace (Interlink IL) entre los dos módulos centrales A y B se
llevan a cabo normalmente como interfaces estándar (por ejemplo
SERDES, GMII), en las cuales en la selección del Ethernet Switchs
ES no se pone ninguna exigencia adicional.
La desventaja importante de este dispositivo de
transmisión 14 es el complejo control de las conexiones conectadas,
porque se tiene que distinguir entre dos modos operativos. Los
módulos activos deben de transferir, del tráfico de datos pendiente
en el Uplink Ports de este módulo y del tráfico de datos determinado
sobre la conexión de interenlace (Interlink) IL, a la Line Cards
LC. El módulo en el estado Standby debe transferir, sin embargo el
tráfico de datos pendiente en su Uplink-Ports a la
conexión de interenlace IL (Interlink). Por eso no es aplicable una
realización de los protocolos de agregación de enlace para tales
Ports Uplink, que se distribuyen en los dos módulos A, B, porque
los dos Ethernet-Switches ES trabajan de manera
activa. Un error en el módulo existente en el Status Standby tiene
por si mismo consecuencias directas sobre el rendimiento del
interfaz de vía ascendente (Uplink). Además también son conocidas
soluciones proprietäre, en las cuales un interfaz propietäre tiene
previsto una frecuencia Bit alta entre Ethernet Switches contiguos,
en los cuales nace un Switch virtual que abarca más componentes. En
caso de distribución de estos componentes en más módulos redundantes
unos con otros se puede usar el protocolo de agregación del enlace
para la distribución del trafico de datos o para la nueva
distribución del tráfico de datos en caso de fallo. La desventaja
importante de éste configuración es el uso de interfaces
proprietäre y las restricciones que eso conlleva en el diseño de
dispositivos de transmisión.
La figura 6 muestra de manera esquemática
también la solución para un dispositivo de transmisión 16 con un
número 2n de Ethernet Ports. Igual que en el principio de solución
representado en la figura 4 se emplea aquí también un MUX/DEMUX
manejado de manera estática en cada módulo A, B. Sólo uno de los dos
módulos funciona de manera activa. Los interfaces de los dos
módulos se conmutan en el Ethernet Switch ES del módulo activo. Los
Ethernet Switches ES se cubren de manera similar, independientemente
de su posición en el Shelf. Por eso se hace posible una
actualización fácil de los juegos de datos en el módulo Standby
(reflejo del juego de datos del módulo activo) y así un cambio
fácil de los estados Standby en los estados activos. El link
Aggregation Protokoll se puede utilizar para todos los interfaces
de vía ascendente (Uplink) (n en los activos y n en los módulos
Standby), por lo que no son necesarios ningunos interfaces
proprietären entre los dos Ethernet Switches ES. Una disponibilidad
alta resulta del desacoplamiento completo de la estructura de vía
ascendente (Uplink) de Ethernet Switch ES del módulo Standby. De
esta manera los fallos y/o procesos Upgrade en este campo de
conexión no tienen ninguna influencia en el comportamiento de la
circulación restante del módulo.
En el dispositivo de transmisión 16, entre el
interfaz de vía ascendente (Uplink) (por ejemplo un componente SFP
con interfaz óptico) y el SERDES adjudicado en cada caso, esta
dispuesto un MUX/DEMUX manejado estáticamente. Este MUX/DEMUX se
compone de un conmutador manejado estáticamente, que fija mediante
señales de control lógico SEL_A o SEL_B, cuál de los dos
componentes trabajan en el modo activo y en el modo standby y un
Multiplexor M manejado por slot_A, slot_B, que en caso de
componentes ejecutados idénticamente garantiza una ocupación
similar a la del Ethernet Switches ES. El método de conexión
idéntico es independiente del lugar enchufable de los componentes
de los dos Ethernet Switches ES, que posibilita de una manera
sencilla reflejar los datos de configuración del Ethernet Switches
activos al Standby-Switch.
Una característica especial del MUX/DEMUX
empleado es su sencilla estructura. El ejemplo de realización
muestra la distribución conforme a la invención con links de datos
conectados en serie (PECL 1.25 GBaud), como se emplean como
interfaz entre SERDES y SFP. Otra variante no representada aquí es
la realización del MUX/DEMUX manejado por el uso de interfaces de
datos del tipo MII/GMII/xMII. En esta variante esta dispuesto el
MUX/DEMUX manejado, directamente detrás del Ethernet Switch ES.
Después se conecta el Ethernet Switches ES a los dos componentes
centrales sobre una estructura Star doble con la Line Card LC
descentralizada.
De esta manera se puede mantener también aquí
una conmutación rápida y sencilla del activo en el estado Standby o
al revés mediante una señal de control lógica y una configuración
similar de activo y Standby Switch. Así esta también minimizada de
una manera ventajosa la funcionalidad necesaria del componente
Standby para su uso de los interfaces de vía ascendente (Uplink)
allí situados, es decir el Ethernet Switch ES no se incluye en
particular, de lo que resulta una alta disponibilidad también en
caso de fallo. Después el link de Aggregation Protokoll se puede
utilizar para el control en carga o para la compensación de error en
más interfaces de vía ascendente (Uplink) por medio del uso de
soluciones de proprietären especiales.
Claims (10)
1. Dispositivo de transmisión de datos con un
número N de interfaces de vía ascendente (Uplink) (E1, UP), que por
medio de una línea de tratamiento (A, B) dotada de componentes de
transmisión de datos (T, LIC) son llevados hacia un elemento de
salida (F),
en el que están previstos una primera línea de
tratamiento (A) y una segunda línea de tratamiento (B),
caracterizada porque
muestran respectivamente dos hileras de
tratamiento separadas (A_{1}, A_{2}, B_{1}, B_{2}) para
respectivamente N/2 líneas de datos, en el que una primera mitad (1
a 8) de N interfaces de vía ascendente (Uplink) (E1, UP) se conectan
a la primera línea de tratamiento (A) y la segunda mitad (9 a 16)
de N interfaces de vía ascendente (Uplink) (E1, UP) se conectan en
la segunda línea de tratamiento(B), y en el cual cada línea
de tratamiento (A, B) muestra una disposición de módulos (8_{A},
8_{B}) por medio del cual las N/2 líneas de datos conectadas a la
líneas de tratamiento (A o B) están conectadas respectivamente en
la otra línea de tratamiento (B o A) en una de las dos hileras de
tratamiento (A_{1}, A_{2} o B_{1}, B_{2}) allí disponibles,
y en el que las disposiciones de módulos (8_{A}, 8_{B}) son
dirigidas de tal modo, que una de las dos líneas de tratamiento (A o
B) es activa y la otra se conmuta respectivamente en un modo
Standby, de manera que el tráfico de datos en espera en los N
interfaces de vía ascendente (Uplink) (E1, UP) se desarrolla sobre
una de las dos líneas de tratamiento (A o B).
2. Dispositivo de transmisión de datos según la
reivindicación 1,
caracterizado porque,
los interfaces de vía ascendente (Uplink) son
interfaces E1, interfaces DS1 o interfaces Ethernet.
3. Dispositivo de transmisión de datos según la
reivindicación 1 o 2,
caracterizado porque,
las dos líneas de tratamiento (A, B) están
dispuestas respectivamente sobre un portamódulos.
4. Dispositivo de transmisión de datos según una
de las reivindicaciones 1 hasta 3,
caracterizada porque,
las disposiciones de módulos (8_{A}, 8_{B})
son colocados antes de los componentes de tratamiento de datos (T,
LIC) colocados en las líneas de tratamiento (A, B).
5. Dispositivo de tratamiento de datos según una
de las reivindicaciones 1 hasta 3,
caracterizada porque,
los componentes del tratamiento de datos
dispuestos en una línea de tratamiento están subdivididos en un
número de subgrupos, en los que las disposiciones de módulo están
colocados entre dos subgrupos.
6. Dispositivo de transmisión de datos según una
de las reivindicaciones 1 hasta 5,
caracterizado porque,
el elemento de salida es un
Ethernet-Switch (ES) o un Framer (F).
7. Dispositivo de transmisión de datos según una
de las reivindicaciones 1 hasta 6,
caracterizado porque,
un cruce de líneas, que se originó por la
transferencia de N/2 líneas de datos, se puede anular por medio de
un multiplexor estático (M), como disposición de círculo.
8. Dispositivo de transmisión de datos según la
reivindicación 1 hasta 7,
caracterizado porque,
en vista de la dirección de vía ascendente
(Uplink), un módulo de recepción presenta sucesivamente un
transformador (T) y un módulo integrado a líneas (LIC), y un
multiplexor (M) como componentes de tratamiento de datos.
9. Dispositivo de transmisión de datos según la
reivindicación 8,
caracterizado porque,
la disposición de módulo entre el transformador
(T) y el módulo integrado a líneas (LIC) puede realizarse por medio
de los estados tristables sobre la salida del módulo integrado a
líneas (LIC).
10. Procedimiento para la transmisión del
tráfico de datos, que desde un número N de interfaces de vía
ascendente (Uplink) (E-1, UP) a través de una línea
de tratamiento (A, B) equipada con componentes de tratamiento de
datos (T, LIC), se conduce hacia un elemento de salida (F, ES),
según lo cual se utilizan una primera línea de
tratamiento (A) y una segunda línea de tratamiento (B),
caracterizado en que,
la primera línea de tratamiento (A) y la segunda
línea de tratamiento (B) presentan respectivamente dos hileras de
tratamiento separadas (A_{1}, A_{2}, B_{1}, B_{2}) para
respectivamente N/2 líneas de datos, en el que una primera mitad (1
a 8) de N interfaces de vía ascendente (Uplink) (E1, UP) se conectan
a la primera línea de tratamiento (A) y la segunda mitad (9 a 16)
de N interfaces (E1, UP) se conectan en la segunda línea de
tratamiento (B) y en donde por medio de una disposición de módulos
(8_{A}, 8_{B}) previsto para cada línea de tratamiento (A, B),
las N/2 líneas de datos conectadas en las líneas de tratamiento (A,
B) se conectan sobre respectivamente otra línea de tratamiento (A;
B) a una de las dos hileras de tratamiento allí disponibles
(A_{1}, A_{2} o B_{1}, B_{2}), y en el que las
disposiciones de módulos (8_{A}, 8_{B}) son dirigidas de tal
modo que una de las dos líneas de tratamiento (A o B) es activa y
la otra es conmutada respectivamente en un modo Standby, de manera
que el tráfico de datos en espera en los N interfaces de vía
ascendente (Uplink) (E1, UP) se desarrolla sobre una de las dos
líneas de tratamiento (A o B).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004028388 | 2004-06-14 | ||
DE102004028388A DE102004028388A1 (de) | 2004-06-14 | 2004-06-14 | Datenübertragungseinrichtung und Verfahren zur Datenübertragung mit verringertem Ausfallrisiko |
Publications (1)
Publication Number | Publication Date |
---|---|
ES2303261T3 true ES2303261T3 (es) | 2008-08-01 |
Family
ID=34978985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ES05766058T Active ES2303261T3 (es) | 2004-06-14 | 2005-06-04 | Dispositivo y procedimiento de transmision de datos con riesgo de fallo reducido. |
Country Status (6)
Country | Link |
---|---|
US (1) | US7848366B2 (es) |
EP (1) | EP1757112B1 (es) |
CN (1) | CN1973557A (es) |
DE (2) | DE102004028388A1 (es) |
ES (1) | ES2303261T3 (es) |
WO (1) | WO2005122597A1 (es) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8072874B2 (en) * | 2007-09-11 | 2011-12-06 | The Directv Group, Inc. | Method and system for switching to an engineering signal processing system from a production signal processing system |
US8356321B2 (en) * | 2007-09-11 | 2013-01-15 | The Directv Group, Inc. | Method and system for monitoring and controlling receiving circuit modules at a local collection facility from a remote facility |
US9313457B2 (en) | 2007-09-11 | 2016-04-12 | The Directv Group, Inc. | Method and system for monitoring a receiving circuit module and controlling switching to a back-up receiving circuit module at a local collection facility from a remote facility |
US9756290B2 (en) * | 2007-09-11 | 2017-09-05 | The Directv Group, Inc. | Method and system for communicating between a local collection facility and a remote facility |
US8170069B2 (en) * | 2007-09-11 | 2012-05-01 | The Directv Group, Inc. | Method and system for processing signals from a local collection facility at a signal processing facility |
US8165060B2 (en) * | 2007-09-11 | 2012-04-24 | The Directv Group, Inc. | Method and system for monitoring and switching between primary and back-up uplink signal processing circuits in a satellite communication system |
US9300412B2 (en) | 2007-09-11 | 2016-03-29 | The Directv Group, Inc. | Method and system for operating a receiving circuit for multiple types of input channel signals |
US20090070829A1 (en) * | 2007-09-11 | 2009-03-12 | The Directv Group, Inc. | Receiving circuit module for receiving and encoding channel signals and method for operating the same |
US8973058B2 (en) | 2007-09-11 | 2015-03-03 | The Directv Group, Inc. | Method and system for monitoring and simultaneously displaying a plurality of signal channels in a communication system |
US8424044B2 (en) * | 2007-09-11 | 2013-04-16 | The Directv Group, Inc. | Method and system for monitoring and switching between a primary encoder and a back-up encoder in a communication system |
US7861270B2 (en) * | 2007-09-12 | 2010-12-28 | The Directv Group, Inc. | Method and system for controlling a back-up receiver and encoder in a local collection facility from a remote facility |
US8988986B2 (en) * | 2007-09-12 | 2015-03-24 | The Directv Group, Inc. | Method and system for controlling a back-up multiplexer in a local collection facility from a remote facility |
US8724635B2 (en) | 2007-09-12 | 2014-05-13 | The Directv Group, Inc. | Method and system for controlling a back-up network adapter in a local collection facility from a remote facility |
US8479234B2 (en) | 2007-09-12 | 2013-07-02 | The Directv Group, Inc. | Method and system for monitoring and controlling a local collection facility from a remote facility using an asynchronous transfer mode (ATM) network |
US9037074B2 (en) | 2007-10-30 | 2015-05-19 | The Directv Group, Inc. | Method and system for monitoring and controlling a local collection facility from a remote facility through an IP network |
US9049354B2 (en) | 2007-10-30 | 2015-06-02 | The Directv Group, Inc. | Method and system for monitoring and controlling a back-up receiver in local collection facility from a remote facility using an IP network |
US8077706B2 (en) | 2007-10-31 | 2011-12-13 | The Directv Group, Inc. | Method and system for controlling redundancy of individual components of a remote facility system |
US9049037B2 (en) * | 2007-10-31 | 2015-06-02 | The Directv Group, Inc. | Method and system for monitoring and encoding signals in a local facility and communicating the signals between a local collection facility and a remote facility using an IP network |
US9762973B2 (en) | 2008-11-04 | 2017-09-12 | The Directv Group, Inc. | Method and system for operating a receiving circuit module to encode a channel signal into multiple encoding formats |
US9831971B1 (en) | 2011-04-05 | 2017-11-28 | The Directv Group, Inc. | Method and system for operating a communication system encoded into multiple independently communicated encoding formats |
US8711681B2 (en) * | 2012-02-08 | 2014-04-29 | Radisys Corporation | Switch redundancy in systems with dual-star backplanes |
EP4332806A1 (de) * | 2022-08-29 | 2024-03-06 | Siemens Aktiengesellschaft | Automatisierungscontroller und verfahren zum betrieb eines automatisierungscontrollers |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4771418A (en) * | 1986-07-28 | 1988-09-13 | Advanced Micro Devices, Inc. | Time-slot assigner multiplexer |
DE10011268B4 (de) * | 2000-03-08 | 2011-05-19 | Tenovis Gmbh & Co. Kg | Vermittlungseinrichtung |
US6728780B1 (en) * | 2000-06-02 | 2004-04-27 | Sun Microsystems, Inc. | High availability networking with warm standby interface failover |
US6985956B2 (en) * | 2000-11-02 | 2006-01-10 | Sun Microsystems, Inc. | Switching system |
CA2357913A1 (en) * | 2001-09-27 | 2003-03-27 | Alcatel Canada Inc. | System for providing fabric activity switch control in a communications system |
CN1199400C (zh) | 2002-09-13 | 2005-04-27 | 华为技术有限公司 | 基于以太网接入平台的主备倒换与负荷分担系统及方法 |
US20040054793A1 (en) * | 2002-09-16 | 2004-03-18 | Richard Coleman | System and method for high performance shared web hosting |
US7333426B1 (en) * | 2002-09-30 | 2008-02-19 | Nortel Networks Limited | Redundant inverse multiplexing over ATM (IMA) |
US20040218590A1 (en) * | 2003-04-30 | 2004-11-04 | Clark Edward Alan | Telecommunication network with layered switching fabric |
US20040236867A1 (en) * | 2003-05-20 | 2004-11-25 | Lanus Mark S. | Computer network having an N/2 slot switch module |
-
2004
- 2004-06-14 DE DE102004028388A patent/DE102004028388A1/de not_active Withdrawn
-
2005
- 2005-06-04 CN CNA200580019499XA patent/CN1973557A/zh active Pending
- 2005-06-04 WO PCT/EP2005/006024 patent/WO2005122597A1/de active IP Right Grant
- 2005-06-04 ES ES05766058T patent/ES2303261T3/es active Active
- 2005-06-04 EP EP05766058A patent/EP1757112B1/de not_active Expired - Fee Related
- 2005-06-04 DE DE502005003666T patent/DE502005003666D1/de active Active
- 2005-06-04 US US11/628,903 patent/US7848366B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1757112A1 (de) | 2007-02-28 |
DE502005003666D1 (de) | 2008-05-21 |
CN1973557A (zh) | 2007-05-30 |
US20080291907A1 (en) | 2008-11-27 |
DE102004028388A1 (de) | 2006-01-26 |
WO2005122597A1 (de) | 2005-12-22 |
US7848366B2 (en) | 2010-12-07 |
EP1757112B1 (de) | 2008-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES2303261T3 (es) | Dispositivo y procedimiento de transmision de datos con riesgo de fallo reducido. | |
US7453870B2 (en) | Backplane for switch fabric | |
ES2323508T3 (es) | Sistema de comunicacion que tiene una funcion de reserva para varios dispositivos serie y procedimiento para llevar a cabo la funcion de conmutacion. | |
ES2214355T3 (es) | Metodo y sistema para proporcionar redundancia a modulos de enlace de señalizacion en un sistema de telecomunicaciones. | |
AU2015283976B2 (en) | Data center path switch with improved path interconnection architecture | |
US8942559B2 (en) | Switching in a network device | |
PT749663E (pt) | Comutador de telecomunicacoes com redundancia aperfeicoada | |
ES2830732T3 (es) | Comunicación de múltiples canales | |
US20060193631A1 (en) | Inter-module communications of an optical network element | |
US8630287B2 (en) | Multiple core network device with core redundancy | |
US7734173B2 (en) | Error detection and recovery of an optical network element | |
CN108337577A (zh) | 一种新型的vpx集成背板 | |
US7706259B2 (en) | Method for implementing redundant structure of ATCA (advanced telecom computing architecture) system via base interface and the ATCA system for use in the same | |
ES2396591T3 (es) | Dispositivo de cruce distribuido con bus compartido | |
US8457488B2 (en) | Technology for providing telecommunication services to multiple optical communication lines | |
US7170895B2 (en) | Switch and a switching apparatus for a communication network | |
US6728807B1 (en) | Using switch fabric blades in a modular network to connect port plates | |
JP2000031913A (ja) | 装置間のデ―タ交換のための光接続装置および接続ユニット | |
KR100250660B1 (ko) | 프로세서간 통신 경로상의 문제점을 해결하기 위한 이중화 장치 | |
ES2363377T3 (es) | Un nodo de acceso y un método para la conexión fiable de líneas de abonado. | |
FI117736B (fi) | Ristikytkentäelementti ja tiedonsiirtoverkko | |
US9667371B2 (en) | Transmission apparatus and transmission method | |
ES2224657T3 (es) | Metodo y disposicion relacionados con la conmutacion sincronizada. | |
US6965561B1 (en) | Terminal multiplexer structure | |
KR200193572Y1 (ko) | 전송시스템의 보호라인 이중화장치 |