CH679820A5 - - Google Patents

Description

  
 



  Die vorliegende Erfindung betrifft einen Digitalsignal-Multiplexer nach dem Oberbegriff des Patentanspruchs 1. 



  Digitale Sprachsignale und Daten mit Bitraten einer mittleren oder unteren Hierarchieebene, insbesondere von Bitraten mit 2400, 4800 und 9600 bit/s werden über weite Distanzen vorzugsweise in zeitmultiplexierter Form auf einer höheren Hierarchieebene, z.B. mit Bitraten von 64 kbit/s oder einigen Mbit/s, übertragen. Ein zu diesem Zweck verwendeter Multiplexer und dessen Einsatz in einem digitalen Datennetz ist aus St. Bürgin, P.A. Merz "MXB.2-Datenmultiplexer 64kbit/s der 2. Generation gemäss CCITT X.50" bzw. P.A. Merz "Digitales Datennetz für die Übertragung von 2400, 4800 und 9600 bit/s auf festgeschalteten Leitungen", Siemens Albis Berichte 3 (1987) S.9 ff. bzw. S.4 ff. bekannt.

  Der beschriebene Multiplexer MXB.2 ermöglicht es, fünf Einzelkanäle à 9600, zehn Einzelkanäle à 4800 oder zwanzig Einzelkanäle à 2400 bit/s sowie, mit gewissen Einschränkungen, Kombinationen davon auf einen Summenbitstrom von 64 kbit/s zu multiplexieren. Der Datentransfer erfolgt dabei einzel- und vielfachkanalseitig enveloppen- bzw. rahmenstrukturiert. Bild 6 auf Seite 12 zeigt ein Mehrfachsystem mit vier Multiplexern MXB.2, die zu einem Mehrfachsystem zusammengeschaltet sind und von je zwei Multiplexer-, Taktzentralen-, Interface- sowie Überwachungsbaugruppen bedient werden. Jeder Multiplexer MXB.2 enthält vier Schnittstellenbaugruppen, die je fünf Einzelkanalschnittstellen aufnehmen können und die über einen seriellen Bus mit je zwei Kanalprozessor-Baugruppen verbunden sind. Die Flexibilität eines derartigen Mehrfachsystems ist dabei stark beschränkt.

  Die Kanalprozessor-Baugruppen sind über den seriellen Bus nicht miteinander verbunden und können nur auf maximal 4 x 5 Einzelkanalschnittstellen zugreifen. Die Wahlmöglichkeiten für die Bitraten der Einzelkanalschnittstellen sind beschränkt. Eine zulässige Neuanpassung dieses Mehrfachsystems an geänderte Anforderungen der Anwender bedingt jeweils einen hohen Entwicklungsaufwand und einen manuellen Zugriff auf meist dezentral lokalisierte Baugruppen. Der im System verwendete serielle Bus, der die Einzelkanalschnittstellen mit den Kanalprozessoren verbindet, führt nebst Daten auch Adressen und ist folglich stark belastet. 



  Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, einen Digitalsignal-Multiplexer anzugeben, der in Abhängigkeit von verschiedenen Systemkonstellationen frei konfigurierbar ist. Das Konfigurieren von mehreren dezentral lokalisierten Digitalsignal-Multiplexern soll von zentraler Stelle aus und innert kürzester Zeit erfolgen können. Der Datenverkehr zwischen Datenleitun gen gleicher und verschiedener Hierarchieebenen und Bitraten soll effizient und mit geringem Aufwand erfolgen. 



  Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Massnahmen gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in weiteren Ansprüchen angegeben. 



  Der erfindungsgemässe Digitalsignal-Multiplexer weist folgende Vorteile auf: Er ist durch eine externe Kontrollstation schnell und beliebig konfigurierbar. Ferner weist er eine optimale Flexibilität auf bezüglich Datentransfermöglichkeiten, Erweiterbarkeit und Akzeptanz von beliebigen Datentransferraten. Er ist folglich auch universell anwendbar. 



  Die Erfindung wird nachfolgend anhand von Zeichnungen beispielsweise näher erläutert. Dabei zeigt: 
 
   Fig. 1 Das Blockschaltbild eines Digitalsignal-Multiplexers mit verschiedenen internen Multiplexer- und Schnittstellen-Baugruppen 
   Fig. 2 Eine interne Multiplexerbaugruppe 
   Fig. 3 Eine interne Schnittstellenbaugruppe 
 



  Fig. 1 zeigt das Blockschaltbild eines erfindungsgemässen Digitalsignal-Multiplexers, der einen Datenbus SH mit n Leitungen aufweist, auf den einzelkanalseitig zwei Schnittstellen-Baugruppen SSB-1, SSB-2 und vielfachkanalseitig zwei Multiplexer MXH-1, MXH-2 zugreifen, die über eine Schnittstelle EPIC-Z mit einem parallelen Datenbus DH verbunden sind. Der Datenbus DH weist dabei hohe, vorzugsweise normierte Datenübertragungsraten wie 64 kbit/s, 2 Mbit/s, 8 Mbit/s etc. auf. Nebst dem Multiplexer MXH-1 und der Schnittstellen-Baugruppe SSB-1, welche als Mindestbestückung des Digitalsignal-Multiplexers vorgesehen sind, können weitere Multiplexer MXH-Z bis zu einer maximalen Anzahl eingesetzt werden, die der Anzahl n Leitungen des Datenbusses SH entspricht (Z=n).

  Die Schnittstellen-Baugruppen SSB-1, SSB-2 weisen zehn Einzelkanalschnittstellen EKS-11,..., EKS-25 auf, die Daten mit tieferen oder mittleren, vorzugsweise normierten Datenübertragungsraten wie 2400, 4800, 9600 bit/s über eine teilnehmerseitige Leitung empfangen oder absenden. Jeder Multiplexer MXH-Z bedient in der Folge eine beliebige Anzahl auf beliebigen Schnittstellen-Baugruppen SSB-X lokalisierten Einzelkanalschnittstellen EKS-XY, die unterschiedliche Datenübertragungsraten aufweisen dürfen. Der resultierende Datenstrom, der dem Multiplexer MXH-Z dabei zugeführt wird, entspricht jedoch maximal der Datenübertragungs rate des Datenbusses DH. 



  Die Daten werden durch die Multiplexer MXH-Z und die Schnittstellen-Baugruppen SSB-X bitweise seriell an eine der Leitungen des Datenbusses SH angelegt bzw. von dieser abgeholt. Eine derartige Zusammenschaltung aller Baugruppen MXH-Z und SSB-X auf einen durchgezogenen Datenbus SH ergibt eine maximale Flexibilität. So können nebst auf verschiedenen Schnittstellen-Baugruppen SSB-X lokalisierte Einzelkanalschnittstellen EKS-XY mit einem Multiplexer MXH-Z, auch verschiedene Einzelkanalschnittstellen EKS-XY oder Multiplexer MXH-Z untereinander Daten austauschen. Zur Erhöhung der Effizienz des Systems wird der Datentransfer auf den Leitungen des Datenbusses SH bidirektional vorgesehen.

  Der komplette Vorgang für das Auflösen und das Erstellen der Rahmenstrukturen der eintreffenden bzw. abzusendenden Daten sowie für das zeitrichtige Anlegen und Abnehmen an bzw. von den Leitungen des Datenbusses SH wird einer in jeder Baugruppe MXH-Z, SSB-X enthaltenen Verwaltungseinheit über einen vorzugsweise parallelen Kontrollbus CB in Abhängigkeit der vorhandenen Baugruppenkonfiguration mitgeteilt. Dies ergibt den Vorteil, dass nach Änderungen in der Konfiguration der Baugruppen der Digitalsignal-Multiplexer von zentraler Stelle aus nahezu verzögerungsfrei an die neuen Gegebenheiten angepasst werden kann.

   Falls z.B. die Einzelkanalschnittstellen EKS-13 und EKS-25 Daten mit gleicher Übertragungsrate an den Multiplexer MXH-2 übertragen und der Betrieb der ersten EKS-13 eingestellt und die Übertragungsrate der zweiten EKS-25 verdoppelt wird, so kann der Digitalsignal-Multiplexer durch ensprechende Information an die Verwaltungseinheiten der betroffenen Baugruppen MXH-2, SSB-1, SSB-2 schnell angepasst werden. 



  Fig. 2 zeigt einen Multiplexer MXH-Z, der einen Konfigurations- und Alarmierungskontroller KAC-Z und einen Zykluszähler ZC, die über den Kontrollbus CB mit einer Programmier- und Kontrollstation CTRL verbunden sind. Ferner enthält er einen Kanalaufrufspeicher KAR sowie einen über die Schnittstelle EPIC-Z mit dem Datenbus DH verbundenen Vielfachkanalkontroller VKC und einen Einzelkanalkontroller EKC. Die Kontroller EKC und VKC sind dabei über einen durch den Konfigurations- und Alarmierungskontroller KAC-Z gesteuerten Prozessorregister-Speicher PR miteinander verbunden. Der Kanalaufrufspeicher KAR ist mit dem Konfigurations- und Alarmierungskontroller KAC-Z, dem Einzelkanalkontroller EKC, dem Zykluszähler ZC sowie einem Demultiplexer DD und einem Multiplexer UM verbunden.

  Der Demultiplexer DD sowie der Multiplexer UM sind einerseits mit dem Einzelkanalkontroller EKC und andererseits direkt bzw. über einen Pufferspeicher UR mit dem Datenbus SH verbunden. 



  Die gezeigte Schaltung funktioniert wie folgt: 



  Der Vielfachkanalkontroller VKC synchronisiert auf Rahmen von Daten, die über den Datenbus DH und die Schnittstelle EPIC-Z eintreffen. Die in jedem Rahmen enthaltenen Daten werden nachfolgend in Einzelkanaldaten zerlegt und im Prozessorregister-Speicher PR ablegt. Einzelkanaldaten, die im Prozessorregister-Speicher PR zum Abschicken an den Datenbus DH bereitliegen, werden vom Vielfachkanalkontroller VKC entnommen, in einen Rahmen eingeschlossen und an die Schnittstelle EPIC-Z abgegeben. Im Prozessorregister-Speicher PR wird jedem Einzelkanal pro Übertragungsrichtung  sowie dem Vielfach- und dem Einzelkanalkontroller für Alarmierungsmeldungen an den Konfigurations- und Alarmierungskontroller KAC-Z je ein Speicherbereich zugeordnet.

  Ferner ist im Prozessorregister-Speicher PR sowie im Kanalaufruf-Speicher KAR ein Speicherbereich für Konfigurationsdaten für den Vielfach- und den Einzelkanalkontroller VKC, EKC vorgesehen. Diese Konfigurationsdaten werden dem Konfigurations- und Alarmierungskontroller KAC-Z beim Aufstarten oder bei Änderungen des Systems jeweils über den Kontrollbus CB zugeführt, der sie nachfolgend in die Speicher PR und KAR einschreibt. Der Vielfach- und der Einzelkanalkontroller VKC, EKC überwachen den Ablauf des Datentransfers und legen allfällige Alarmierungsmeldungen im Prozessorregister-Speicher PR ab. Diese werden durch den Konfigurations- und Alarmierungskontroller KAC-Z entnommen und an die Kontrollstation weitergegeben.

  Der Einzelkanalkontroller EKC verfügt pro Übertragungsrichtung über aufrufbare Einzelprogramme, die für den bitweisen Einzelkanaldatentransfer sowie zur Generierung und Prüfung der einzelkanalseitigen Rahmenstruktur dienen. Der Konfigurations- und Alarmierungskontroller KAC-Z schreibt Programm-Konfigurationsdateneinheiten in den Kanalaufrufspeicher KAR ein, die zyklisch, durch den Zykluszähler ZC getaktet, in den Einzelkanalkontroller EKC eingelesen werden und mittels derer pro Zyklus ein Einzelprogramm ausgewählt wird.

  Mit einem Einzelprogramm wird ein Einzelkanaldatenbit von einer der Leitungen des Datenbusses SH abgeholt und dem Prozessorregister-Speicher PR über den Multiplexer UM und den Einzelkanalkontroller EKC zugeführt oder es wird ein durch den Vielfachkanalkontroller VKC bereitgestelltes Einzelkanaldatenbit dem Prozessorregister-Speicher PR entnommen und über den Einzelkanalkontroller EKC und den Demultiplexer DD einer der Leitungen des Datenbusses SH zugeführt. Für eine Datenübertragungsrate von 64 kbit/s pro Übertragungsrichtung läuft folglich mindestens 128 000mal pro Sekunde ein Einzelprogramm im Einzelkanalkontroller EKC ab.

  Damit der mit dem ausgewählten Einzelprogramm durchgeführte Transfer eines Einzelkanaldatenbits korrekt ablaufen kann, werden gleichzeitig zu den jeweiligen Programm-Konfigurationsdateneinheiten gehörige Steuerdaten vom Kanalaufrufspeicher KAR an den Demultiplexer DD sowie an den Multiplexer UM und den Pufferspeicher UR angelegt, so dass je nach anliegenden Steuerdaten der Demultiplexer DD das  Einzelkanaldatenbit vom Einzelkanalkontroller EKC an die richtige Leitung des Datenbusses SH übergibt oder dass das Einzelkanaldatenbit von der richtigen Leitung des Datenbusses SH nach Zwischenspeicherung im Pufferspeicher UR durch den Multiplexer UM an den Einzelkanalkontroller EKC abgegeben wird. Einzelprogramme können ferner zur Überprüfung von einzelnen Baugruppen oder des gesamten Digitalsignal-Multiplexers dienen. 



  Die in Fig. 3 gezeigte Schnittstellenbaugruppe SSB-X enthält einen Konfigurations- und Alarmierungskontroller KAC-X und einen Zykluszähler ZC, die mit einem Kanalaufrufspeicher KAR und über den Kontrollbus CB mit der Programmier- und Kontrollstation CTRL sind. Der Konfigurations- und Alarmierungskontroller KAC-X ist ferner über eine Steuerleitung mit allen Einzelkanalschnittstellen EKS-X1,..., EKS-X5 verbunden. Der Kanalaufrufspeicher KAR ist über eine weitere Steuerleitung mit den Einzelkanalschnittstellen EKS-X1,..., EKS-X5 sowie mit einem Demultiplexer UD und einem Multipiexer DM verbunden. Der Demultiplexer UD und der Multiplexer DM sind ferner mit dem Datenbus SH und über je eine Datenleitung mit den Einzelkanalschnittstellen EKS-X1 ,..., EKS-X5 verbunden. 



  Der Konfigurations- und Alarmierungskontroller KAC-X schreibt Konfigurationsdateneinheiten in den Kanalaufrufspeicher KAR ein, die zyklisch, durch den Zykluszähler getaktet, an die Einzelkanalschnittstellen EKS-XY und an die Multiplexer DM, UD angelegt werden. Einzelkanaldatenbits werden in der Folge von einer der Einzelkanalschnittstellen EKS-X1,..., EKS-X5 abgenommen und über den Demultiplexer UD an die jeweilige Leitung des Datenbusses SH oder umgekehrt von einer der Leitungen des Datenbusses SH entnommen und über den Multiplexer DM an eine der Einzelkanalschnittstellen EKS-X1,..., EKS-X5 übertragen. Der Kanalaufrufspeicher steuert die Multiplexer DM und UD derart, dass die Einzelkanalschnittstellen EKS-X1,..., EKS-X5 für den Datentransfer jeweils mit der richtigen Leitung des Datenbusses SH verbunden werden.

    Die Steuerleitung, mit welcher der Konfigurations- und Alarmierungskontroller KAC-X mit allen Einzelkanalschnittstellen EKS-X1,..., EKS-X5 verbunden ist, dient zur Initialisierung dieser Baugruppen EKS-X1,..., EKS-X5 sowie zur Entgegennahme von Zustands- und Alarmmeldungen. 



  Damit das synchrone Zusammenwirken der Multiplexer MXH-Z und der Schnittstellenbaugruppen SSB-X gewährleistet ist, werden deren Zykluszähler ZC gemeinsam gestartet. Dadurch wird sichergestellt, dass die Datenbits zeitrichtig und daher kollisionsfrei auf die Leitungen des Datenbusses SH plaziert bzw. von diesen Leitungen wieder abgenommen werden. 

Claims (6)

1. Programmierbarer, flexibler Digitalsignal-Multiplexer mit mindestens einer teilnehmerseitigen Einzelkanalschnittstelle (EKS-XY) zum Austausch von Einzelkanalsignalen mit Bitraten einer unteren Hierarchiestufe und mit mindestens einer Schnittstelle (EPIC-Z), die einen Datenstrom mit einer Bitrate einer höheren Hierarchiestufe, der aus verschiedenen Einzelkanalsignalen zusammengesetzt ist, empfängt oder abgibt, dadurch gekennzeichnet, dass mindestens ein Multiplexer (MXH-Z), der eine mit einem ersten Datenbus (DH) verbundene Schnittstelle (EPIC-Z) aufweist und mindestens eine Schnittstellenbaugruppe (SSB-X), die mindestens eine Einzelkanalschnittstelle (EKS-XY) aufweist, je mit einem zweiten Datenbus (SH) und je über einen Kontrollbus (CB) mit einer Programmier- und Kontrollstation (CTRL) verbunden sind.

2.

Digitalsignal-Multiplexer nach Anspruch 1, dadurch gekennzeichnet, dass die Anzahl Leitungen des zweiten Datenbusses (SH), der vorzugsweise bidirektional betrieben wird, der maximalen Anzahl Multiplexer (MXH-Z) entspricht, die Einzelkanaldaten über den zweiten Datenbus (SH) mit den Schnittstellenbaugruppen (SSB-X) austauschen.

3.

Digitalsignal-Multiplexer nach Anspruch 1, dadurch gekennzeichnet, dass der Multiplexer (MXH-Z) einen Konfigurations- und Alarmierungskontroller (KAC-Z) und einen Zykluszähler (ZC), die über den Kontrollbus (CB) mit der Programmier- und Kontrollstation (CTRL) verbunden sind, einen mit der Schnittstelle (EPIC-Z) verbundenen Vielfachkanalkontroller (VKC) und einen Einzelkanalkontroller (EKC), die über einen durch den Konfigurations- und Alarmierungskontroller (KAC-Z) gesteuerten Prozessorregister-Speicher (PR) miteinander verbunden sind, sowie einen Kanalaufrufspeicher (KAR) aufweist, der mit dem Konfigurations- und Alarmierungskontroller (KAC-Z), dem Einzelkanalkontroller (EKC), dem Zykluszähler (ZC) sowie einem Demultiplexer (DD) und einem Multiplexer (UM) verbunden ist,

die einerseits mit dem Einzelkanalkontroller (EKC) und andererseits direkt oder über einen Pufferspeicher (UR) mit dem zweiten Datenbus (SH) verbunden sind.

4. Digitalsignal-Multiplexer nach Anspruch 3, dadurch gekennzeichnet, dass der Vielfachkanalkontroller (VKC) auf Rahmen eintreffender Daten synchronisiert, die im Rahmen enthaltenen Daten in Einzelkanaldaten zerlegt und diese im Prozessorregister-Speicher (PR) ablegt, dass der Vielfachkanalkontroller (VKC) Einzelkanaldaten aus dem Prozessorregister-Speicher (PR) entnimmt, in einen Rahmen einschliesst und an die Schnittstelle (EPIC-Z) abgibt, dass im Prozessorregister-Speicher (PR) jedem Einzelkanal pro Übertragungsrichtung ein Speicherbereich zuge ordnet ist, dass im Prozessorregister-Speicher (PR) und im Kanalaufrufspeicher (KAR) Konfigurationsdaten für den Vielfachkanal- und den Einzelkanalkontroller (VKC,

EKC) durch den Konfigurations- und Alarmierungskontroller (KAC-Z) abgelegt sind, dass der Vielfach- und der Einzelkanalkontroller (VKC, EKC) Alarmierungsmeldungen für den Konfigurations- und Alarmierungskontroller (KAC-Z) in diesen Speicherbausteinen (PR) ablegt, dass der Einzelkanalkontroller (EKC) pro Übertragungsrichtung aufrufbare Einzelprogramme für den bitweisen Einzelkanaldatentransfer sowie zur Generierung und Prüfung der einzelkanalseitigen Rahmenstruktur enthält, dass der Konfigurations- und Alarmierungskontroller (KAC-Z) Programm-Konfigurationsdateneinheiten in den Kanalaufrufspeicher (KAR) einschreibt, die zyklisch in den Einzelkanalkontroller (EKC) eingelesen werden und mittels derer ein Einzelprogramm ausgewählt wird,

dass gleichzeitig zu den jeweiligen Programm-Konfigurationsdateneinheiten gehörige Steuerdaten vom Kanalaufrufspeicher (KAR) an den Demultiplexer (DD) sowie an den Multiplexer (UM) und den Pufferspeicher (UR) angelegt werden, dass je nach anliegenden Steuerdaten der Demultiplexer (DD) Einzelkanaldatenbits vom Einzelkanalkontroller (EKC) an eine Leitung des zweiten Datenbusses (SH) übergibt oder dass ein Einzelkanaldatenbit von einer Leitung des zweiten Datenbusses (SH) direkt oder nach Zwischenspeicherung im Pufferspeicher (UR) durch den Multiplexer (UM) an den Einzelkanalkontroller (EKC) abgegeben wird.

5.

Digitalsignal-Multiplexer nach Anspruch 1, dadurch gekennzeichnet, dass die Schnittstellenbaugruppe (SSB-X) einen Konfigurations- und Alarmierungskontroller (KAC-X) und einen Zykluszähler (ZC) aufweist, die mit der Programmier- und Kontrollstation (CTRL) und einem Kanalaufrufspeicher (KAR) verbunden sind, dass der Konfigurations- und Alarmierungskontroller (KAC-X) über einen Steuerbus mit allen Einzelkanalschnittstellen (EKS-XY) verbunden ist, dass der Kanalaufrufspeicher (KAR) über eine Steuerleitung mit den Einzelkanalschnittstellen (EKS-XY) sowie einem Demultiplexer (UD) und einem Multiplexer (DM) verbunden ist, dass der Demultiplexer (UD) und der Multiplexer (DM) einerseits mit dem zweiten Datenbus (SH) und andererseits über je eine Datenleitung mit den Einzelkanalschnittstellen (EKS-XY) verbunden sind.

6.

Digitalsignal-Multiplexer nach Anspruch 5, dadurch gekennzeichnet, dass der Konfigurations- und Alarmierungskontroller (KAC-X) Konfigurationsdateneinheiten in den Kanalaufrufspeicher (KAR) einschreibt, die zyklisch an die Einzelkanalschnittstellen (EKS-XY) und an die Multiplexer (DM, UD) angelegt werden, und dass Einzelkanaldatenbits folglich von den Einzelkanalschnittstellen (EKS-XY) an die jeweilige Leitung des zweiten Datenbusses (SH) oder umgekehrt übertragen werden.