PL99698B1 - Sposob kodowania z kontrola parzystosci skosnej - Google Patents

Sposob kodowania z kontrola parzystosci skosnej Download PDF

Info

Publication number
PL99698B1
PL99698B1 PL17574674A PL17574674A PL99698B1 PL 99698 B1 PL99698 B1 PL 99698B1 PL 17574674 A PL17574674 A PL 17574674A PL 17574674 A PL17574674 A PL 17574674A PL 99698 B1 PL99698 B1 PL 99698B1
Authority
PL
Poland
Prior art keywords
bit
register
sign
coding method
content
Prior art date
Application number
PL17574674A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to PL17574674A priority Critical patent/PL99698B1/pl
Publication of PL99698B1 publication Critical patent/PL99698B1/pl

Links

Landscapes

  • Error Detection And Correction (AREA)

Description

Przedmiotem wynalazku jest sposób kodowania z kontrola parzystosci skosnej, przeznaczony do wykorzy¬ stywania w konstrukcji urzadzen cyfrowych kodujacych i dekodujacych informacje binarne tworzace ciagi zna¬ ków przesylane na odleglosc, lub przechowywane w pamieciach, zwlaszcza megnetokinetycznych.Znany jest sposób kodowania z kontrola parzystosci wzdluznej, w którym ciag znaków uzupelniany jest dodatkowym znakiem wytwarzanym w m-bitowym tejestrze, gdzie m stanowi liczbe bitów w znaku. Wedlug tego sposobu, przed rozpoczeciem kodowania nastepuje wyzerowanie rejestru, po czym znaki informacyjne tworzace ciag sa dodawane w rejestrze bez przeniesienia, to znaczy, ze k-ty (1 < k < m) bit odczytanego znaku sumowany jest w ukladzie róznicy symetrycznej z zawartoscia k-tego bitu rejestru, a suma wpisywana jest do rejestru jako nowa zawartosc k-tego bitu. Po dodaniu wszystkich znaków informacyjnych zawartosc rejestru dolaczana jest do ciagu jako ostatni znak.Sposób kodowania z kontrola parzystosci wzdluznej nie pozwala na korekcje bledów informacji, powodu¬ jac w konsekwencji koniecznosc odrzucenia informacji blednej.Istota wynalazku polega na generowaniu ciagu znaków kodowych w m-bitowym rejestrze, przy czym pierwszy bit kazdego znaku podaje sie na wejscie pierwszego bitu rejestru, natomiast k-ty bit znaku sumowany jest w ukladzie róznicy symetrycznej z zawartoscia k-1-ego bitu rejestru, a suma wpisana jest do rejestru jako nowa wartosc k-tego bitu, przy czym zawartosc m-tego bitu rejestru dolaczona jest do znaku jako dodatkowy bit, a po dodaniu ostatniego znaku informacyjnego, do ciagu kodowego dolaczony jest dodatkowy znak, którego pierwszy bit jest równy zeru, a k-ty bit stanowi zawartosc k-1-ego bitu rejestru, przy czym 1< k < m + 1. Kod z kontrola parzystosci skosnej umozliwia wykrywanie wszystkich pojedynczych oraz wielu wielokrotnych bledów w znakach, a stosowany wraz z kodem ilorazowym i kodem z kontrola parzystosci poprzecznej, korekcje dowolnych dwóch przeklamanych sciezek w bloku.Na rysunku przedstawiony zostal przyklad realizacji urzadzenia generujacego kod z kontrola parzystosci skosnej. Wedlug wynalazku przyjete zostalo, ze w znaku informacyjnym wystepuje 8 bitów, oznaczonych przez bi,b2 ... b8.2 99698 Urzadzenie sklada sie z osmiobitowego rejestru równoleglego R i z siedmiu bramek róznicy symetrycznej S2, S3 ... S8, których wyjscia polaczone sa z wejsciami D2, D3 ... l)8 rejestru R. Wyjscia Qx, Q2 ... Q? rejestru R polaczone sa z wejsciami A2, A3 ... A8 bramek S2, S3 ... S8. Wejscie Dx rejestru R i wejscia B2 B3 ... B8 bramek stanowia wejscia ukladu, na które podawane sa bity bi, b2 ... b8 kodowanego znaku. Wyjscie Wi ukladu polaczone jest ze zródlem O zera logicznego, natomiast wyjscia W2, W3 ...W9 odpowiadaja wyjsciom Qi, Q2 ... Q8 rejestru R.Podczas kodowania, w kazdym takcie pracy urzadzenia, do znaku informacyjnego dolaczany jest bit b9, pobierany z wyjscia W9, po czym/podanie impulsu zegarowego na wejscie strobujace Z rejestru R powoduje ustalenia nowej zawartosci rejestru R. Proces kodowania konczy dolaczenie do bloku dodatkowego znaku, pobra¬ nego z wyjsc Wi ... W9 ukladu. f t8' Y lo« 06" M, a V \0i w8 $ * ¥¦ \c Ti J »• s Prac. Poligraf. UP PRL naklad 120+18 Cena 45 zl PL

Claims (1)

1. Zastrzezenie patentowe Sposób kodowania z kontrola parzystosci skosnej, w którym przed procesem kodowania wyzerowuje sie rejestr, znamienny tym, ze ciag znaków kodowych generuje sie w m-bitowym rejestrze, przy czym pier¬ wszy bit znaku podaje sie na wejscie pierwszego bitu rejestru, natomiast k-ty bit znaku sumuje sie w ukladzie róznicy symetrycznej z wartoscia k-1-ego bitu rejestru, a suma wpisana jest do rejestru jako nowa wartosc k-tego bitu, przy czym zawartosc m-tego bitu rejestru dolaczana jest do znaku informacyjnego jako dodatkowy bit, a do ciagu kodowego dolaczany jest dodatkowy znak, którego pierwszy bit jest równy zeru, a k-ty bit stanowi zawartosc k-1-ego bitu rejestru. K ..% lof r" U .** Y^ lOa , 5T ¦Hm *• **3 V* |P3 , <** w< A. A \i lof 04 "s *S »5 Y% lOr «5 PL
PL17574674A 1974-11-19 1974-11-19 Sposob kodowania z kontrola parzystosci skosnej PL99698B1 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL17574674A PL99698B1 (pl) 1974-11-19 1974-11-19 Sposob kodowania z kontrola parzystosci skosnej

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL17574674A PL99698B1 (pl) 1974-11-19 1974-11-19 Sposob kodowania z kontrola parzystosci skosnej

Publications (1)

Publication Number Publication Date
PL99698B1 true PL99698B1 (pl) 1978-07-31

Family

ID=19969709

Family Applications (1)

Application Number Title Priority Date Filing Date
PL17574674A PL99698B1 (pl) 1974-11-19 1974-11-19 Sposob kodowania z kontrola parzystosci skosnej

Country Status (1)

Country Link
PL (1) PL99698B1 (pl)

Similar Documents

Publication Publication Date Title
DE69941342D1 (de) Verfahren und System zum übertragen und empfangen von Information mit einem Kettenreaktionscode
US3811108A (en) Reverse cyclic code error correction
KR850006741A (ko) 디코딩장치
NO891934D0 (no) Noekkelstroemgenerator for dataomkastning ved dynamisk tilbakekobling.
JP2002033670A5 (pl)
EP0092960A2 (en) Apparatus for checking and correcting digital data
JPS617729A (ja) 短縮形巡回ブロツクコ−ドにおけるエラ−バ−ストを訂正する装置
PL99698B1 (pl) Sposob kodowania z kontrola parzystosci skosnej
KR880011650A (ko) 병렬형 가산회로
US4216540A (en) Programmable polynomial generator
KR920006843A (ko) 반도체 연산장치
KR850002716A (ko) 펄스 부호 변조형 번역기
US7523150B2 (en) Binary representation of number based on processor word size
EP0004718A1 (en) Method of and apparatus for decoding shortened cyclic block codes
KR970024634A (ko) 주기적 여유 코드를 이용한 오류검출회로
US3671947A (en) Error correcting decoder
KR910012920A (ko) 병렬로 생성되는 순환 여유 에러 검사 코드를 호출하는 장치 및 방법
SU1109924A1 (ru) Декодер укороченного кода Хэмминга
De Agostino A parallel decoding algorithm for LZ2 data compression
CN110504975B (zh) 一种crc并行编解码方法及基于其的编解码器
KR950010769B1 (ko) 에러정정코드 작성방법
SU1325483A1 (ru) Устройство дл вычислени контрольного элемента и обнаружени ошибок
SU367420A1 (ru) УСТРОЙСТВО дл ОКРУГЛЕНИЯ ЧИСЕЛ^0-СОЮгн.:^Я IП&#39;&#39;Т&#39;&#39;&#39;^&#39;.&#39;«-&#39; - *&#39;&gt;&amp;&#39;&#39;•&#39;.1.-...п1;--,:.лл^-;. ц.^/{, &amp;!&#39;1Б/&#39;НО&#34;,1кЛ I
SU1656689A1 (ru) Устройство кодировани и вычислени синдромов помехоустойчивых кодов дл коррекции ошибок во внешней пам ти ЭВМ
SU972503A1 (ru) Конвейерное устройство дл вычислени цепных дробей