PL98557B1 - Uklad cyfrowej generacji funkcji monotonicznie malejacej - Google Patents
Uklad cyfrowej generacji funkcji monotonicznie malejacej Download PDFInfo
- Publication number
- PL98557B1 PL98557B1 PL19024476A PL19024476A PL98557B1 PL 98557 B1 PL98557 B1 PL 98557B1 PL 19024476 A PL19024476 A PL 19024476A PL 19024476 A PL19024476 A PL 19024476A PL 98557 B1 PL98557 B1 PL 98557B1
- Authority
- PL
- Poland
- Prior art keywords
- input
- output
- frequency
- divider
- frequency divider
- Prior art date
Links
- 230000003247 decreasing effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Przedmiotem wynalazku jest uklad cyfrowej generacji funkcji rnorotonicznie malejacej, yklad ma
zastosowanie do programowego ksztaltowania dowolnej funkcji monofonicznie malejacej w dzieetetnie techniki
cyfrowej i automatyki.
Znane sa analogowe uklady generujace napiecie zmienne w czasie wedlug zaleznosci liniowej.
Wspólczynnik nachylenia krzywej jest zmieniany w zaleznosci od wymagan co do ksztaltu krzywej. Druga grupe
znanych ukladów stanowia uklady generujace krzywa monotoniczha na zasadzie aproksymacji odcinkowej,
odcinkami krzywej funkcji typu e_ax o róznym wspólczynniku „a". Funkcja o zmiennosci wyklednicaej jest
w tych ukladach realizowana na zasadzie ladowania, lub rozladowania kondensatora. ^
Znany jest tez z ksiazki Grzybek, Misiurewicz pt. „Pólprzewodnikowe uklady logiczne" WNT 1975, uktad
generujacy krzywa wykladnicza jako zawartosc rejestru w zaleznosci od czasu. W ukladzie tym, wyjscie
liczniczka rewersyjnego polaczone jest z wejsciem podzielnika czestotliwosci, natomiast wyjscie podzielnika
czestotliwosci polaczone jest z wejsciem odejmujacym licznika rewersyjnego. Do wejscia sterujacego podzielnika
czestotliwosci dolaczony jest generator impulsów. Przy czym jako podzielnik czestotliwosci nalezy rozumiec
sterowany dzielnik czestotliwosci ciagu impulsów o wspólczynniku podzialu równym stosunkowi liczby
w postaci binarnej podanej na wejscie, do calkowitej pojemnosci tego dzielnika.
W ukladzie wedlug wynalazku wyjscie licznika rewersyjnego polaczone jest z wejsciem pierwszego
podzielnika czestotliwosci, a wyjscie tego podzielnika polaczone jest z wejsciem drugiego podzielnika czestotli¬
wosci. Wyjscie drugiego podzielnika czestotliwosci polaczone jest z wejsciem odejmujacym licznika rewersyjnego.
Do wejscia sterujacego pierwszego podzielnika czestotliwosci dolaczony jest generator Impulsów, a do wejscia
sterujacego drugiego podzielnika dolaczony jest uklad sterujacy.
W drugiej wersji wynalazku, wyjscie licznika rewersyjnego polaczone jest z wejsciem pierwszego podzielni¬
ka czestotliwosci, a wyjscie tego podzielnika polaczone jest z wejsciem odejmujacym licznika rewersyjnego.
Generator impulsów dolaczony jest do wejscia sterujacego drugiego podzielnika czestotliwosci a wyjscie tego2 98 557
podzielnika czestotliwosci polaczone jest z wejsciem sterujacym pierwszego podzielnika czestotliwosci. Do wejs¬
cia sterujacego drugiego podzielnika czestotliwosci dolaczony jest uklad sterujacy.
Uklady wedlug dwóch wersji wynalazku zapewniaja realizacje praktycznie wszystkich funkcji monotorti-
cznie malejacych. Uklady te sa zbudowane wylacznie w oparciu o elementy techniki cyfrowe} co zwieksza ich
stabilnosc temperaturowa i stabilnosc od zmian napiec zasilania. Ponadto w ukladach wedlug wynaiazlcu unika
sie aproksymacji odcinkowej nieliniowosci, która wymaga stosowania rozbudowanych ukladów analogowych* <
Wynalazek jest objasniony w przykladzie wykonania odtworzonym na rys, na którym fig. 1 przec&feawia
schemat blokowy pierwszej wersji ukladu cyfrowej generacji funkcji monotonicznie malejaoei, a fig. 2 — schemat
blokowy drugiej wersji ukladu cyfrowej generacji funkcji monotonicznie malejacej* «
W dwóch wersjach wynalazku zastosowane sa liczniki rewersyjne 1 i la z rrK>$tiw6Cc*a ustawienia stanu
poczatkowego Lo, sterowane podzielniki czestotliwosci 2, 2a, 4, 4a, oraz uklady sterujace 5 i 5a> Uklady
sterujacy 5 i 5a zapewniaja zmiane wspólczynnika „a" odcinka krzywej okreslonego funtoja typu e~*x/ p©
okreslonym czasie T od poczatku cyklu. Zmiana wspólczynnika „a" odbywa tia wpierwaaej wersji wynalasku
przez podzial czestotliwosci impulsów podawanych z pierwszego podzielnika czestotliwosci 2, do licznika
rewersyjnego 1. Podzial ten jest realizowany przez drugi podzielnik czestotliwosci 4* Impulsy zfeneretora 3
podawane sa do pierwszego podzielnika czestotliwosci 2. Podzielnik ten zwieksza wspólczynnik podzialu
malejacy do zera, jesli zmniejsza sie zawartosc licznika rewersyjnego 1. Zaleznosc nieWruowa funkcji wyjsciowej
otrzymuje sie z polaczonego wyjscia licznika rewersyjnego 1 i wejscia pierwszego pocfezielnika 2. Wspólczynnik
„a" zmienia sie po zadanym czasie T od poczatku cyklu, gdy uklad sterujacy 5 poda zmienione stanyra wefsete
drugiego podzielnika 4. <
W drugiej wersji wynalazku, zmiana wspólczynnika „a" odbywa sie przez zmiane czettotltwotó impulsów
wprowadzanych na wejscie drugiego podzielnika 4a z generatora impulsów 3a. Rola i dzialanie ukljdu
sterujacego 5a, pierwszego podzielnika czestotliwosci 2a oraz licznika rewersyjnego 1a pozostaja rumienione, *
Claims (2)
1. Uklad cyfrowej generacji funkcji moiTOtonicznej z zastosowaniem licznika rewersyjnego ipodsz+etoika czestotliwosci, znamienny tym, ze wyjscie licznika rewersyjnego (1) polaczone jest z wejsciem pierwsseg© podzielnika czestotliwosci (2), a wyjscie tego podzielnika polaczone jest z wejsciem drugiego po czestotliwosci (4), natomiast wyjscie drugiego podzielnika polaczone jest z wej&iem odejmujacym Hcznika rewersyjnego (1) przy czym do wejscia sterujacego pierwszego podzielnika czestotliwosci (2) dolaczony jest generator impulsów (3) a do wejscia sterujacego drugiego podzielnika dolaczony jest uklad sterujacy (.&}.
2. Uklad cyfrowej generacji funkcji monofonicznej, w którym wyjscie Licznika rewersyjnego polacaone jest z wejsciem podzielnika czestotliwosci a wyjscie podzielnika czestotliwosci polaczone jest z wejsciem odejmuja¬ cym licznika rewersyjnego, znamienny tym, ze wyjscie licznika rewersyjnego (la) polaczone jest z wejsciem pierwszego podzielnika czestotliwosci (2a) natomiast generator impuisów (3a) dolaczony jest do wejscia sterujacego drugiego podzielnika czestotliwosci (4a) przy czym wyjscie drugiego podzaelnltoczestotliwos¬ ci polaczone jest z wejsciem sterujacym pierwszego podzielnika czestotliwosci (2a) a do wejscia sterujacego drugiego podzielnika czestotliwosci (4a) dolaczony jest uklad sterujacy (ba). 3 C/KLU"* 5 l^~~^ J | 2aT\* @-^ roCL^TtK r jr 1 Figi F/g2 Prac. Poligraf. UP PRL naklad 120+18 Cena 45 zl
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL19024476A PL98557B1 (pl) | 1976-06-08 | 1976-06-08 | Uklad cyfrowej generacji funkcji monotonicznie malejacej |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL19024476A PL98557B1 (pl) | 1976-06-08 | 1976-06-08 | Uklad cyfrowej generacji funkcji monotonicznie malejacej |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| PL98557B1 true PL98557B1 (pl) | 1978-05-31 |
Family
ID=19977230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL19024476A PL98557B1 (pl) | 1976-06-08 | 1976-06-08 | Uklad cyfrowej generacji funkcji monotonicznie malejacej |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL98557B1 (pl) |
-
1976
- 1976-06-08 PL PL19024476A patent/PL98557B1/pl unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2964644B2 (ja) | 高速パターン発生器 | |
| US3942171A (en) | Scanning system for digital-analog converter | |
| PL98557B1 (pl) | Uklad cyfrowej generacji funkcji monotonicznie malejacej | |
| GB1562809A (en) | Tuning circuits for communication receiving apparatus | |
| SU892441A1 (ru) | Цифровой делитель частоты с дробным коэффициентом делени | |
| SU783996A1 (ru) | Делитель частоты с измен емым коэффициентом делени | |
| SU482898A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
| SU1552371A1 (ru) | Устройство дл делени частоты | |
| RU2137287C1 (ru) | Синтезатор частот | |
| US3327228A (en) | Converters | |
| SU836620A1 (ru) | Электронные часы | |
| SU911740A1 (ru) | Делитель частоты импульсов на N-1/2 | |
| SU362399A1 (ru) | Генератор синусоидальных колебаний инфранизкой частоты | |
| SU613504A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
| US3829665A (en) | Binary rate multiplier | |
| SU1021013A1 (ru) | Формирователь сигналов с частотно-фазовой манипул цией | |
| SU387386A1 (ru) | Функциональный преобразователь | |
| RU1772898C (ru) | Резервированный генератор импульсов | |
| SU410552A1 (pl) | ||
| SU1026300A1 (ru) | Преобразователь код-фаза | |
| SU617843A1 (ru) | Распределитель | |
| SU838598A1 (ru) | Универсальный цифровой интегрирующийВОльТМЕТР | |
| SU1016793A1 (ru) | Широкополосный быстродействующий умножитель частоты | |
| SU815876A1 (ru) | Цифровой генератор синусоидаль-НыХ СигНАлОВ | |
| SU892735A1 (ru) | Двоичный счетчик |