PL93764B1 - - Google Patents

Download PDF

Info

Publication number
PL93764B1
PL93764B1 PL16660073A PL16660073A PL93764B1 PL 93764 B1 PL93764 B1 PL 93764B1 PL 16660073 A PL16660073 A PL 16660073A PL 16660073 A PL16660073 A PL 16660073A PL 93764 B1 PL93764 B1 PL 93764B1
Authority
PL
Poland
Prior art keywords
interface
bus
reservation
priority
devices
Prior art date
Application number
PL16660073A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to PL16660073A priority Critical patent/PL93764B1/pl
Publication of PL93764B1 publication Critical patent/PL93764B1/pl

Links

Landscapes

  • Bus Control (AREA)

Description

Opis patentowy opublikowano: 31.12.1977 93764 MKP G06£ 9/18 Int. Cl.2 G06F 9/18 CZYTELNIA Urzedu Pgta»toweQO M«U(t tataj—nag tam) Twórcy wynalazku: Jerzy Dyczkowski, Jerzy Zajdel Uprawniony z patentu: Zaklady Systemów Minikomputeroiwych „ME- RA-ZSM", Warszawa (Polska) Równolegly interfejs komputera Dziedzina techniki. Wynalazek idotylczy równolegle- glo interfejsu komputera o zdecentralizowanych priorytetowych ukladach rezerwacji, jednakowych we wszystkich urzadzeniach podlaczonych do inter¬ fejsu.Stan techniki. Zmaine rozwiazania równoleglego in¬ terfejsu komputera, posiadajacego priorytetowe zde¬ centralizowane uklady rezerwacji jednakowe we wszystkich urzadzeniach podlaczony ich do interfej¬ su, wyposazone w jedna szyne do sygnalizacji za- jejtosei interfejsu oraz szyne rezerwacji interfejsu laczaca szeregowo urzadzenia pracujace w ramach interfejsu i mogace sie. do niego odwolywac. Roz¬ wiazania takie umozliwiaja realizacje lancuchowa interfejsu polegajaca na tym, ze kazde z urzadzen odwolujacych sie do interfejsu przesyla sygnal za¬ miaru dokonania rezerwacji do nastepnego z kolei, o innym priorytecie urzadzenia wlaczonego szere¬ gowo na szyne rezerwacji interfejsu.Wada znanych rozwiazan jest zwiazanie priory¬ tetu urzadzen mogacych odwolywac' sie do inter¬ fejsu z ich rozmieszazeniem geometrycznym w ra¬ mach systemu. Mankamentem dotychczasowych ro¬ zwiazan jest równiez stosowanie dodatkowej szyny wykorzystywanej itylko w procesie rezerwacji.Istota wynalazku. Wedlug wynalazku równolegly interfejs komputera ma idla kazdego z urzadzen do niego podlaczonych i mogacych odwolywac sie do niego oddzielne szyny z przypisanymi priorytetami w czasie rezerwacja interfejsu.Szyny pobudzane sa przez uklady rezerwacji po¬ szczególnych urzadzen, mogacych odwolywac sie do interfejsu i po zakonczeniu procesu rezerwacji sa wykorzystywane do realizacji (transmisji danych.Równolegly interfejs wedlug wynalazku moze po¬ siadac szyne blokady ograniczajaca korzystanie z interfejsu, która moze byc pobudzana przez kazde z urzadzen pracujacych w ramach interfejsu i jeslt szyna wspólna dla wszystkich urzadzen podlaczo¬ nych do interfejsu. Interfejs wedlug wynalazku moze posiadac oprócz znanej wspólnej szyny za- jejtosci wspólna szyne sygnalizujaca, ze interfejs nie jest zajety i moze byc wykorzystywany do pro¬ wadzenia transmisji.Rozwiazanie interfejsu wedlug wynalazku zapew¬ nia niezaleznosc priorytetów urzadzen pracujaicyclh w ramach interfejsu i odwolujacych sie do niego, od polazenia tych urzadzen w systemie, w sensie geometrycznym, rozszerza mozlitwosoi wykorzysta¬ nia interfejsu w sytuacjach awaryjnych oraz zwie¬ ksza oidpornosc interfejsu na wplyw zaklócen zew¬ netrznych.Objasnienie rysunku. Równolegly interfejs kompu¬ tera przedstawiony jest na przykladzie jego wyko- inania na rysunku, który przedstawia schemat po¬ laczen szyn interfejsu wykorzystywanych podczas rezerwacji z ukladami rezerwacji urzadzen odwo¬ lujacych sie do interfejsu, przy czy urzadzenie 1 posiada ruty (najnizszy) priorytet, urzadzenie 2 po¬ siada z-ty priorytet, zas urzadzenie 3 posiada pier- 93 7643 wszy (dzyli najwyzszy) priorytet. Uklady rezerwa¬ cji 4 poszczególnych urzadzen polaczone sa z szyna zajetosci S sygnalizujaca zajetosc interfejsu. Do ukladu rezerwacji urzadzenia 2 o i-tyni (i = l,2,....,n) priorytecie dolaczenia jest odzielna szyna 6 z priorytetem Di przypisanym w czasie rezerwacji interfejsu, a uklad rezerwacji jest pola- iczony z urzadzeniem szyna zgloszenia rezerwacji 7 i szyna potwierdzenia rezerwacji 8. Równolegly interfejs komputera moze posiadac szyne blokady 9 wspólna dla (Wszystkich urzadzen podlaczony ich dio interfejsu oraz wspólna szyne 10 sygnalizujaca, ze interfejs nie jest zajety.Wariant realizacji. Kazde urzadzenie o i-tyim prio¬ rytecie pracujace iw interfejsie jest wyposazone w uklad rezerwacji, któremu przypisano indeks i.W czasie dokonywania rezerwacji i-ty uklad reze¬ rwacji pobudza szyne 6 z priorytetem Di przypisa¬ nym w czasie rezerwacji interfejsu, a odbiera sy¬ gnaly na szynach o priorytetach Dx ,..., D^, które imoga byc generowane przez uklady rezerwacji urzadzen o wyzszych priorytetach. Praca i-tego ukladu rezerwacji przy zajmowaniu interfejsu jeslt inicjowana przez urzadzenie o i-tym priorytecie sygnalem na szynie zgloszenia rezerwacji 7. Po przyjsciu sygnalu na szynie zgloszenia rezerwacji 7 uklad nie przystepuje do rezerwacji wtedy gdy wzbudzona jest szyrua zajetosci 5 i oczekuje na jej uwolnienie.Zwolnienie szyny zajetosci powoduje wyslanie przez uklad rezerwacji sygnalu na szynie 6 z prio¬ rytetem Di przypisanym w czasie rezerwacji in¬ terfejsu, oiraz pobudzenia szyny zajetosci 5. Po czasie okreslonym przez czas propagacji sygnalu w i-tym ukladzie rezerwacji wypracowana jest suma 4 logiczna sygnalów Dx ,..., D.^, przy czym poja¬ wienie sie nawet jednego z tych sygnalów oznacza* ze interfejs zostal zajety przez urzadzenie o wyz¬ szym priorytecie i uklad i-ty moze przystapic do ponownej rezerwacji po zwolnieniu szyny zajeto¬ sci interfejsu 5. Jezeli nie pojawil sie zaden z sy¬ gnalów Dx ,..., Diml wówczas i-ty uklad uzyskal rezerwacje interfejsu o czym urzadzenie zostaje po¬ wiadomione sygnalem podawanym na szyne 8. Po io przeprowadzeniu transmisji urzadzenie przestaje wzbudzac szyne zgloszenia rezerwacji 7, co wywo¬ luje zanik sygnalu podawanego przez uklad rezer¬ wacji na szyne zajetosci interfejsu 5.Uklad rezerwacji dowolnego z urzadzen nie przy- stepuje do rezerwacji interfejsu gdy wzbudzana jest szyna blokady interfejsu 9. Zastosowanie wspólnej szyny 10 sygnalizujacej, ze interfejs nie jest zajety warunkuje rezerwacje interfejsu od fa¬ ktu wzbudzenia tej szyny. PL

Claims (3)

  1. Zastrzezenia patentowe 1. Równjolegly interfejs komputera posiadajacy 25 szyne zajetosci, znamienny tym, ze dla kazdego z urzadzen podlaczanych i mogacych sie do tego interfejsu odwolywac ma oddzielne szyny z przy¬ pisanymi prioryitetami w czasie rezerwaJcji interfej¬ su. 30
  2. 2. Interfejs wedlug zastrz. 1, znamienny tym, ze ima szyne blokady ograniczajaca korzystanie z in- terfeju.
  3. 3. Interfejs wedlug zastrz. 1 albo 2, znamienny tym, ze ma wspólna dla wszystkich urzadzen szy- 35 ne (10) sygnalizujaca, ze interfejs nie jest zajety.93764 PL
PL16660073A 1973-11-17 1973-11-17 PL93764B1 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL16660073A PL93764B1 (pl) 1973-11-17 1973-11-17

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL16660073A PL93764B1 (pl) 1973-11-17 1973-11-17

Publications (1)

Publication Number Publication Date
PL93764B1 true PL93764B1 (pl) 1977-06-30

Family

ID=19964858

Family Applications (1)

Application Number Title Priority Date Filing Date
PL16660073A PL93764B1 (pl) 1973-11-17 1973-11-17

Country Status (1)

Country Link
PL (1) PL93764B1 (pl)

Similar Documents

Publication Publication Date Title
US5367695A (en) Bus-to-bus interface for preventing data incoherence in a multiple processor computer system
US4257099A (en) Communication bus coupler
US4468738A (en) Bus access arbitration using unitary arithmetic resolution logic and unique logical addresses of competing processors
EP0518037A3 (en) Bus arbitration system
CN102546141A (zh) 485总线系统及其异步半双工通信方法
JPH05257877A (ja) 直列データ伝送用アクセス仲裁方法およびバス
EP0589499B1 (en) A multistation communication bus system, and a master station and a slave station for use in such system
US5724343A (en) Device for communications between a plurality of functional modules installed in a local unit and an ARINC 629 type external bus
JPS59205850A (ja) 局間符号化メッセージ交換装置
PL93764B1 (pl)
JPS58114155A (ja) デ−タ処理装置
FI74862C (fi) Logiskt system foer styrning av en modular multiplexanslutningsenhet i en digitalstation.
US5577207A (en) System and method for connecting SCSI units spaced at distance which is greater than the standard maximum length value of the SCSI protocol
US5682485A (en) Deadlock avoidance for switched interconnect bus systems
RU109886U1 (ru) Контроллер для интегрированной системы безопасности
JP2001142844A (ja) ライブロック防止方式
RU156555U1 (ru) Контроллер для интегрированной системы безопасности
JPS59218532A (ja) バス接続方式
JPS60105097A (ja) 火災報知系の受信機
US5349341A (en) Quad channel unit health registers with "OR" function means
KR100292060B1 (ko) 사설교환기에서기능모듈의메세지전송시스템
PL156160B1 (pl) Sposób i układ 00 współpracy dwóch działających współbieżnie urządzeń telekomunikacyjnych
SU1008761A1 (ru) Устройство дл приема информации
SU1128257A1 (ru) Многоканальное устройство дл приоритетного подключени источников информации к общей магистрали
JPS5848130A (ja) バスプライオリテイ制御装置