Przedmiotem wynalazku jest dwójkowy dzielnik czestotliwosci zbudowany na obwodach scalonych z przeznaczeniem do wszechstronnego zastosowania w ukladach elektrycznych.Stan techniki. W dotychczas stosowanych rozwia¬ zaniach dwójkowych dzielników czestotliwosci na obwodach scalonych o stosunku podzialu róznym od 2n, gdzie n jest liczba naturalna, wykorzystuje sie powszechnie uklady dekoderów wybranego sta¬ nu dzielnika polaczone wyjsciem z wejsciami ze¬ rujacymi przerzutników bistabilnych, polaczonych kaskadowo, tworzacych dzielnik o stosunku podzia¬ lu równym 2n. Dekoder stanu ma zwykle postac bramki wielowejsciowej.Istota wynalazku. Zgodnie z postawionym zaga¬ dnieniem technicznym opracowano dwójkowy dziel¬ nik czestotliwosci istota którego polega na zastoso¬ waniu przerzutnika bistabilnego w petli impulso¬ wego sprzezenia zwrotnego. Uklad dzielnika zbudo¬ wany jest ze scalonych przerzutników bistabilnych, z których jeden przeznaczony jest do generacji impulsów sprzezenia zwrotnego. Przerzutnik ten polaczony jest wejsciem taktujacym z wyjsciem prostym lub zanegowanym ostatniego przerzutnika w szeregu dzielacym zas wejsciem zerujacym lub ustawiajacym z wejsciem taktujacym lub wyjsciem pierwszego przerzutnika w szeregu dzielacym. Na¬ tomiast wyjsciem przerzutnik ten polaczony z wej¬ sciami zerujacymi lub ustawiajacymi w zaleznosci od stosunku podzialu czestotliwosci, wybranych przerzutników w szeregu dzielacym. Dzielnik cze¬ stotliwosci wedlug wynalazku przeznaczony do po¬ wszechnego zastosowania do podzialu czestotliwosci w zakresie ograniczonym parametrami uzytych ob¬ wodów scalonych. Uklad nie wymaga dodatkowych elementów sprzegajacych obwody scalone i ma mniej polaczen stosowanych w dotychczas znanych rozwiazaniach. Szczególnie przydatny przy niepa- rzystej ilosci stopni przerzutników bistabilnych, dzielacych czestotliwosc. Dobrze spelnia swe zada¬ nie w generatorach synchronizujacych TV uzytko¬ wej. Poniewaz ogólnie dostepne obwody scalone zawieraja po dwa przerzutniki bistabilne w jednej kostce, wiec nie wykorzystany przerzutnik, moze sluzyc jako generator sprzezenia zwrotnego.Opis rysunku. Przedmiot wynalazku jest blizej objasniony w przykladzie wykonania przedstawio¬ nym na rysunku, na którym fig. 1 — przedstawia dzielnik czestotliwosci dla podzialu w stosunku 5 : i np. na obwodach scalonych typ: SN7473J, fig. 2 — przedstawia inny przyklad wykonania dzielnika bez wejsc asynchronicznych zbudowany na obwodach scalonych typu: SN7473J, fig. 3 — przedstawia dzielnik czestotliwosci na przerzutnikach typu D, na obwodach scalonych typu np. SN7474N, nato¬ miast fig. 4 — przedstawia przebiegi impulsowe na wyjsciach prostych przerzutników dzielnika czesto¬ tliwosci z fig. 1, 2 lub na wyjsciach Q zanegowa- so nych z fig. 2. 87 50787 507 3 4 Przyklad wykonania. Zgodnie z rysunkiem fig. 1 — uklad dzielnika posiada pierwszy przerzutnik FFA w szeregu dzielacym, dolaczony wejsciem tak¬ tujacym T do zródla sygnalów, a wyjsciem pro¬ stym Q do wejscia taktujacego T drugiego przerzu- tnika FF2 szeregu, którego wyjscie proste Q pola¬ czone z kolei z wejsciem taktujacym T trzeciego przerzutnika FF3. Wejscie taktujace T przerzutnika FFi stanowiacego generator, polaczony jest z wyj¬ sciem prostym Q, trzeciego przerzutnika FF3, zas wejscie S tego przerzutnika z wejsciem zanegowa¬ nym Q pierwszego przerzutnika FF4 szeregu dziela¬ cego, natomiast jego wyjscie proste Q jest polaczo¬ ne z wejsciem ustawiajacym S sygnal przerzutni- ków pierwszego FFi i drugiego FF2.Dzielnik czestotliwosci przedstawiony na fig. 2 — jest innym przykladem wykonania dzielnika z fig. 1. Róznica polega tylko na tym, ze zastosowano ukla¬ dy scalone — SN7473N, zas wobec braku wejsc asynchronicznych S wykorzystuje sie wejscia zeru¬ jace R, co pociaga za soba zamiane wejsc prostego Q na zanegowane Q i odwrotnie. Dzielnik czestotli¬ wosci przedstawiony na fig. 3 — stanowi modyfika¬ cje dzielnika przedstawionego na fig. 1 i jest przy¬ stosowany do zastosowania przerzutników typu D na obwodach scalonych SN7474N. Dzielnik czestotli¬ wosci przedstawiony na fig. 1 — dziala tak, ze ujemne zbocze a impulsu wejsciowego I, powoduje zmiane stanu pracy przerzutnika FF4. Na jego wyj¬ sciu prostym Q wystepuja wtedy impulsy prosto¬ katne II, których ujemne zbocze b powoduje zmia¬ ne stanu pracy drugiego przerzutnika FF2. Ujemne zbocze c impulsu III wystepujacego na wyjsciu pro¬ stym Q drugiego przerzutnika FF2 powoduje zmia¬ ne pracy trzeciego przerzutnika FF3. Impulsy wyj¬ sciowe IV o ujemnym zboczu d z trzeciego przerzu¬ tnika FF3, powoduja, ze na wyjsciu prostym Q, czwartego przerzutnika FF4 stanowiacego generator nastepuje zmiana stanu logicznego „1" na „O". To z kolei powoduje pojawienie sie stanu logicznego „1" na wyjsciach prostych przerzutników pierwsze¬ go FFi i drugiego FF2. Jednoczesnie na wyjsciu za¬ negowanym Q pierwszego przerzutnika FFi pojawi sie stan logiczny „O", co w konsekwencji powoduje zmiane stanu logicznego na wyjsciu prostym Q prze¬ rzutnika FF4 ze stanu „O" na „1". Wtedyna wyjsciu prostym Q przerzutnika FF4, wystepuje impuls sprzezenia zwrotnego V o czasie trwania okreslo¬ nym czasem przejscia sygnalu przez szereg prze¬ rzutników. Uklad równiez bedzie dzialal jesli za¬ mieni sie wejscia proste Q na zanegowane Q i od¬ wrotnie wejscia S asynchroniczne na zerujace R.W ukladzie fig. 2 — wobec braku wejsc asynchro¬ nicznych S wykorzystano wejscia zerujace R, co pociaga za soba zmiane wejsc prostych Q na zane¬ gowane Q i odwrotnie.- Natomiast dzielnik czesto¬ tliwosci z fig. 3 — posiada przerzutniki wyzwalane zboczem impulsu a podawanym na wejscie taktuja¬ ce T, pierwszego przerzutnika FFlB Wtedy gdy jest stan logiczny „O" na wejsciach asynchronicznym S i zerujacym R, wymusza sie stan logiczny „1" od¬ powiednio na wyjsciach prostym Q i zanegowanym Q. Polaczenie wejscia ustawiajacego D z wyjsciem zanegowanym Q jest niezbedne, aby przerzutnik dzialal jako bistabilny. PL