Pierwszenstwo: Zgloszenie ogloszono: 30.05.1973 Opis patentowy opublikowano: 19.05.1975 76064 KI. 42m3,7/38 MKP G06f7/38 ai&UOli.KA |m«.*»-..V«« *•« Twórcy wynalazku: Andrzej Paplinski, Jan Zabrodzki Uprawniony z patentu tymczasowego: Politechnika Warszawska, Warszawa (Polska) Urzadzenie do wykrywania nadmiaru w n-bitowej jednostce arytmetycznej, zbudowanej z m-bitowych scalonych jednostek arytmetycznych Przedmiotem wynalazku jest urzadzenie do wykrywania nadmiaru w n-bitowej jednostce arytmetycznej zbudowanej z m-bitowych scalonych jednostek arytmetycznych, w którym nie jest dostepne przeniesienie wcho¬ dzace na n-ta najbardziej znaczaca pozycje jednostki arytmetycznej.Znany sposób wykrywania nadmiaru w jednostce arytmetycznej polega na tym, ze porównuje sie przenie¬ sienie wchodzace na n-ta najbardziej znaczaca pozycje z przeniesieniem wychodzacym z tej pozycji. O ile sa one rózne stwierdza sie wystapienie nadmiaru. W znanym urzadzeniu do wykrywania nadmiaru w n-bitowej jednostce arytmetycznej zbudowanej z m-bitowych scalonych jednostek arytmetycznych, w której nie ma dostepu do przeniesienia wchodzacego na n-ta najbardziej znaczaca pozycje wytwarza sie to przeniesienie sztucznie przetwa¬ rzajac n-ta najbardziej znaczaca pozycje znakowa niezaleznie od pozostalych bitów.W urzadzeniu na n-te wejscia scalonej jednostki arytmetycznej podaje sie taka kombinacje sygnalów zeby wytworzyc warunek propagacji dla przeniesienia wytworzonego na wyjsciu z poprzedniej pozycji uzyskujac w ten sposób na zewnatrz przeniesienie na n-ta pozycje, natomiast n-te bity przetwarzanych slów podaje sie na odrebny uklad multipleksera, na którego wejscie podany jest tez sygnal propagacji wychodzacy z n-bitowej jednostki arytmetycznej. Na wejscie sterujace multipleksera podaje sie takie kombinacje sygnalów, zeby na wyjsciach uzyskac bit wyniku dla n-tej pozycji oraz bit nadmiaru.Wada takiego urzadzenia jest to, ze uniemozliwia ono wykonywanie przez jednostke arytmetyczna zadnych innych operacji na slowach n-bitowych poza dodawaniem i odejmowaniem, zmniejszajac tym samym uniwersal¬ nosc n-bitowej jednostki arytmetycznej co pociaga za soba koniecznosc rozbudowy innych ukladów urzadzen, w których wykorzystuje sie takie jednostki arytmetyczne. Druga wada znanego rozwiazania jest to, ze urzadzenie do wykrywania nadmiaru znacznie zwalnia prace jednostki arytmetycznej, w wyniku czego n-ty bit wyniku pojawia sie pózniej niz pozostale bity wyniku.Celem wynalazku jest opracowanie urzadzenia do wykrywania nadmiaru w n-bitowej jednostce arytme¬ tycznej zbudowanej z m-bitowych jednostek arytmetycznych scalonych, w których nie jest dostepne przeniesie¬ nie wchodzace na n-ta najbardziej znaczaca pozycje i pozbawionego wad znanych urzadzen.2 76064 Cel ten zostal zrealizowany przez opracowanie urzadzenia do wykrywania nadmiaru w n-bitowej jednostce arytmetycznej zbudowanego z m-bitowych scalonych jednostek arytmetycznych, przy czym n=k*m+l gdzie 2 2 i Jfc=l, 2.., i w którym nie jest dostepne przeniesienie wchodzace na n-ta najbardziej znaczaca" pozycje jednostki arytmetycznej^ zawierajacego m-bitowa jednostke arytmetyczna, na której / - 1 par wejsc podane sa pary bitów o numerach n—1, n-2, .., n-l+\ przetwarzanych slów a na pozostale m-/+l par wejsc podane sa takie sygnaly stale lub zmienne, które wytwarzaja warunki propagacji przeniesienia na odpo¬ wiednich pozycjach jednostki arytmetycznej i na której wejscia sterujace sa podane te same sygnaly sterujace co na analogiczna m-bitowa jednostke arytmetyczna przetwarzajaca pozyge w, u—1, H-/+1 wchodzaca w sklad wlasciwej n-bitowej jednostki arytmetycznej, i której wyjscie przeniesienia jest polaczone z pierwszym wejsciem ukladu róznicy symetrycznej. Drugie wejscie ukladu róznicy symetrycznej jest polaczone z wyjsciem przeniesie¬ nia z n-bitowej jednostki arytmetycznej, natomiast wyjscie ukladu róznicy symetrycznej jest polaczone z wejs¬ ciem ukladu sygnalizacji powstania nadmiaru.Urzadzenie wedlug wynalazku umozliwia wykrycie nadmiaru w n-bitowej jednostce arytmetycznej zbudo¬ wanej z m-bitowych scalonych jednostek arytmetycznych, w której nie jest dostepne przeniesienie wchodzace na n-ta najbardziej znaczaca pozycje tak, ze wszystkie bity wyniku uzyskuje sie jednoczesnie z pelna szybkoscia jednostki arytmetycznej, przy czym nie jest ograniczona w niczym uniwersalnosc jednostki arytmetycznej.Dzialanie urzadzenia wedlug wynalazku zostanie wyjasnione na przykladzie wykonania. Zalózmy, ze n=16 i /n=4 wtedy k=3 i 1=4. Na wejscia czterech scalonych jednostek arytmetycznych czterobitowych podawane sa 16-bitowe slowa na których wykonywana jest operacja okreslona przez sygnaly sterujace. Na wyjsciach scalonych jednostek arytmetycznych uzyskuje sie bity wyniku operacji. Jednoczesnie na dodatkowa piata scalona jednostke arytmetyczna czterobitowa podawane sa te same sygnaly sterujace i sygnal przeniesienia co i na czterobitowa scalona jednostke arytmetyczna przetwarzajaca cztery najstarsze bity slów wejsciowych o numerach 13, 14, 15, 16 a na wejscia informacyjne podawane sa koJejno pary bitów o numerach 13, 14 i 15.Na pozostala pare wejsc informacyjnych podawana jest taka kombinacja sygnalów, zeby zasymulowac warunek propagacji przeniesienia na danej pozycji. Pozwala to uzyskac na wyjsciu piatej jednostki arytmetycznej przeniesienia odpowiadajace przeniesieniu na ostatnia pozycje. Równoczesnie na wyjsciu jednostki arytmetycznej przetwarzajacej cztery najstarsze bity slów wejsciowych uzyskuje sie przeniesienie wychodzace z najbardziej znaczacej pozycji. Poniewaz z reguly przeniesienie na wyjsciu scalonej jednostki arytmetycznej pojawia sie wczesniej niz wytworzone zostana bity wyniku uzyskany czas mozna wykorzystac na wykonanie operacji róznicy symetrycznej nad wytworzonymi przeniesieniami w wyniku czego uzyskuje sie informacje o tym czy zaistnial nadmiar czy tez nie.W przypadku gdy jednostka arytmetyczna wykonuje inne operacje niz dodawanie albo odejmowanie wynik pojawiajacy sie na wyjsciu ukladu róznicy symetrycznej nie jest rejestrowany i urzadzenie wedlug wynalazku nie zaklóca pracy jednostki arytmetycznej.Urzadzenie ma zastosowanie przy konstrukcji jednostek arytmetycznych wykorzystywanych w urzadze¬ niach cyfrowych a zwlaszcza przy konstrukcji szybkich procesorów maszyn cyfrowych budowanych z ukladów scalonych sredniej integracji. PL PL