PL55922B1 - - Google Patents
Download PDFInfo
- Publication number
- PL55922B1 PL55922B1 PL116811A PL11681166A PL55922B1 PL 55922 B1 PL55922 B1 PL 55922B1 PL 116811 A PL116811 A PL 116811A PL 11681166 A PL11681166 A PL 11681166A PL 55922 B1 PL55922 B1 PL 55922B1
- Authority
- PL
- Poland
- Prior art keywords
- memory
- blocks
- additional
- addresses
- machine
- Prior art date
Links
- 239000011159 matrix material Substances 0.000 claims description 4
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Description
Pierwszenstwo: Opublikowano: 10.X.1966 (P 116 811) 10.X.1968 55922 KI. 42 m3, 13/04 MKP G 06 f ^3/0^ Wspóltwórcy wynalazku: mgr inz. Stefan Dotryw, dr inz. Jerzy Gaz- dzicki, mgr inz. Jerzy Szewczyk Wlasciciel patentu: Politechnika Warszawska (Katedra Budowy Maszyn Matematycznych), Warszawa (Polska) Uklad polaczen wewnetrznych magnetycznej pamieci bebnowej elektronicznej maszyny cyfrowej Wynalazek dotyczy magnetycznej pamieci beb¬ nowej elektronicznej maszyny cyfrowej pracujacej jako pamiec operacyjna o powiekszonej pojemno¬ sci, przekraczajacej pelny zakres adresów ma¬ szyny.W maszynach specjalistycznych wykonujacych obliczenia dla powtarzajacych sie typów proble¬ mów pozadane jest przechowywanie wszystkich stosowanych w eksploatacji programów w pamie¬ ci maszyny. Ze wzgledu na obszernosc tej biblio¬ teki programów i skonczona pojemnosc pamieci operacyjnej maszyny, wynoszaca zwykle kilka ty¬ siecy „slów", a ograniczona zakresem adresów ma¬ szyny, nie jest to mozliwe jesli pamiec operacyjna jest jedyna pamiecia maszyny. W dotychczasowych rozwiazaniach stosuje sie dwustopniowa pamiec, z których jedna jest szybka, na ogól ferrytowa pa¬ miecia operacyjna, a druga zwykle o wiekszej i w zasadzie nieograniczonej pojemnosci, pamiecia pomocnicza zwana zewnetrzna. W przypadku ma¬ lych maszyn specjalistycznych, posiadajacych tylko pamiec operacyjna, zmiana typu obliczanego pro¬ blemu wymaga wprowadzenia do pamieci nowych programów. Celem wynalazku jest powiekszenie efektywnej pojemnosci pamieci operacyjnej ponad jej normalna wielkosc wynikajaca z zakresu adre¬ sów maszyny- Wedlug wynalazku zwieksza sie pojemnosc ma¬ gnetycznej pamieci bebnowej, pracujacej jako pa¬ miec operacyjna maszyny o dodatkowe bloki, któ- 20 25 re moga byc wlaczone na miejsce podstawowych bloków pamieci operacyjnej, za pomoca recznego ustawiania przelaczników polaczonych elektrycz¬ nie z wyjsciami adresowej matrycy wybierajacej reprezentujacymi poszczególne zakresy adresów, oraz wejsciami ukladów wybierajacych wlasciwych dla przelaczanych bloków pamieci. W efekcie tego okreslonym zakresom adresów pamieci operacyjnej przyporzadkowuje sie dowolne, dodatkowe bloki pamieci. Realizacje tego pokazuje zalaczony rysu¬ nek. Numery 1, 2 oznaczaja przykladowe pary wzmacniaczy zapisujaco-odczytujacych wspólpracu¬ jace z grupami . glowic zapisujaco-odczytujacych umieszczonych nad bebnem pamieci magnetycznej i symbolizowanych na rysunku przecieciami linii biegnacych od wzmacniaczy 1, 2 oraz od ukladów wybierajacych 3, 4, 5, 6, 7 pamieci magnetycznej.Numery 3, 4, 5, 6, 7 oznaczaja uklady wybiera¬ jace poszczególne bloki pamieci, przy czym ukla¬ dy 3, 4, 5 dotycza bloków podstawowych pamieci operacyjnej, zas uklady 6, 7 dotycza bloków do¬ datkowych. Numer 8 oznacza adresowa matryce wybierajaca, której wyjscia reprezentuja poszcze¬ gólne zakresy adresów pamieci operacyjnej. Nu¬ mer 9 oznacza system przelaczników sterowanych recznie przez operatora i przelaczajacych wyjscia adresowej matrycy wybierajacej 8, reprezentujace poszczególne zakresy adresów, na wyjscia ukla¬ dów wybierajacych wlasciwych dla dodatkowych bloków pamieci 6, 7. 5592255922 W rozwiazaniu tym dodatkowe bloki pamieci znajduja sie na tym samym bebnie pamieci i sa obslugiwane przez dodatkowe glowice zapisujaco- -odczytujace wlaczone równolegle do tych samych wzmacniaczy zapisujacych i odczytujacych co glo¬ wice bloków podstawowych. Takie rozwiazanie jest mozliwe w przypadku pamieci bebnowej dzieki bardzo silnemu tlumieniu sygnalów z glowic nie- wybranych. Calkowita pojemnosc bloków dodatko¬ wych moze byc równa lub nawet 2—3-krotnie wieksza od podstawowej pojemnosci pamieci.Pamiec wedlug wynalazku pozwala na przecho¬ wywanie w maszynie stosowanej w specjalistycz¬ nych obliczeniach, biblioteki programów, oraz na szybkie przelaczanie dowolnego bloku zawieraja¬ cego aktualnie potrzebne programy biblioteki w odpowiedni zakres adresów pamieci operacyjnej bez koniecznosci kazdorazowego ich wprowadzania. 10 15 20 PL
Claims (1)
1. Zastrzezenia patentowe Uklad polaczen wewnetrznych magnetycznej pamieci bebnowej elektronicznej maszyny cyf¬ rowej, wyposazonej w dodatkowe bloki pamie¬ ci o ogólnej pojemnosci przekraczajacej pelny zakres adresów maszyny, znamienny tym, ze dowolne, dodatkowe bloki pamieci sa przypo¬ rzadkowane okreslonym zakresom adresów pamieci operacyjnej za pomoca recznego usta¬ wiania przelaczników (9) polaczonych elek¬ trycznie z wyjsciami adresowej matrycy wy¬ bierajacej (8) reprezentujacymi poszczególne zakresy adresów, oraz z wejsciami ukladów wybierajacych (6, 7) wlasciwych dla przelacza¬ nych bloków pamieci. Uklad wedlug zastrz. 1, znamienny tym, ze glowice zapisuj aco-odczytujace bloków podsta¬ wowych, oraz bloków dodatkowych wspólpra¬ cuja z tymi samymi wzmacniaczami zapisuja¬ cymi i odczytujacymi (1, 2. ). m m mim m i 1 1 • \ 8 Lub. Zakl. Graf. Zam. 2057. 19.VI.68. 320 PL
Publications (1)
| Publication Number | Publication Date |
|---|---|
| PL55922B1 true PL55922B1 (pl) | 1968-08-26 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4862460A (en) | Test pattern generator | |
| US4451918A (en) | Test signal reloader | |
| US6381690B1 (en) | Processor for performing subword permutations and combinations | |
| US4751733A (en) | Substitution permutation enciphering device | |
| US4639919A (en) | Distributed pattern generator | |
| US4958345A (en) | Memory testing device | |
| EP0117220A2 (en) | Staging memory for massively parallel processor | |
| US4068305A (en) | Associative processors | |
| JPH0963300A (ja) | 半導体メモリ試験装置のフェイル解析装置 | |
| KR840008849A (ko) | 버퍼 기억장치 제어 시스템 | |
| US6061813A (en) | Memory test set | |
| CA2113863A1 (en) | Method and apparatus for detecting retention faults in memories | |
| PL55922B1 (pl) | ||
| US5381406A (en) | Time switching circuit | |
| US3932845A (en) | Specialized digital computer with divided memory and arithmetic units | |
| US5703818A (en) | Test circuit | |
| US6587383B1 (en) | Erase block architecture for non-volatile memory | |
| KR100364830B1 (ko) | 메모리테스트회로 | |
| KR940004639A (ko) | 반도체 기억장치 | |
| US4130886A (en) | Circuit for rearranging word bits | |
| US7609568B2 (en) | Method and device for securing an integrated circuit, in particular a microprocessor card | |
| US6947961B2 (en) | Arithmetic unit and receiver unit | |
| JPS60211690A (ja) | メモリ回路 | |
| KR100307516B1 (ko) | 메모리장치 | |
| KR980011478A (ko) | 반도체 기억 장치의 주소 정렬 장치 |