PL46362B1 - - Google Patents

Download PDF

Info

Publication number
PL46362B1
PL46362B1 PL46362A PL4636261A PL46362B1 PL 46362 B1 PL46362 B1 PL 46362B1 PL 46362 A PL46362 A PL 46362A PL 4636261 A PL4636261 A PL 4636261A PL 46362 B1 PL46362 B1 PL 46362B1
Authority
PL
Poland
Prior art keywords
sign
special control
control bits
memory
order
Prior art date
Application number
PL46362A
Other languages
English (en)
Filing date
Publication date
Application filed filed Critical
Publication of PL46362B1 publication Critical patent/PL46362B1/pl

Links

Description

Opublikowano dnia 7 grudnia 1962 r. 0 O PAT** z 3HHF * *ibliotekaI POLSKIEJ RZECZYPOSPOLITEJ LUDOWEJ OPIS PATENTOWY 4LajJ Nr 46362 KI.KI. -42 m, 36 internat. G 06 c Akademia Górniczo-Hutnicza*) Kraków, Polska Sposób sterowania procesami rachunkowymi uj matematycznych maszynach cyfrowych Patent trwa od dmiiia '24 czerwca lOffl. r.Przedmiot wynalazku stanowi sposób stero¬ wania procesami rachunkowymi w matema¬ tycznych maszynach cyfrowych.W dotychczas znanych maszynach matema¬ tycznych nie wystepuja zadne bity sterujace w zwiazku z czym, przy wykonywaniu pro¬ cesów rachunkowych, zachodzi koniecznosc sto¬ sowania specjalnych rozkazów sterujacych zwanych rozkazami warunkowymi. Stosownie rozkazów warunkowych jest nieekonomiczne gdyz znacznie przedluza czas wykonania ra¬ chunku co przykladowo przedstawiaja na ry¬ sunku fig. 2 i fig. 3.*) Wlasciciel patentu oswiadczyl, ze wspól¬ twórcami wynialazku sa prof. dr inz. Tadeusz Kochmanski, mgr Jerzy Kcirdylewski i mgr Ge¬ rard Kudelski.Istota sposobu wedlug wynalazku polega na tym, ze kazde slowo, zawierajace pamietana przez matematyczna maszyne cyfrowa liczbe sklada sie z cyfr tej liczby, jej znaku oraz specjalnych ibitów sterujacych, które moga byc wyjbierane z pamieci maszyny za pomoca tego samego aidresu. Taka budowa slowa, za¬ wierajacego liczbe umozliwia miedzy innymi realizacje dowolnego ^programu bez potrzeby wprowadzania rozkazów warunkowych, które wystepujac w dotychczas znanych maszynach cyfrowych, znacznie przedluzaja czas potrzeb¬ ny do wykonania rachunku.Na rysunku fig. 1 przedstawia elementy schematu blokowego matematycznej maszyny cyfrowej, fig. 2 — przykladowy program su¬ mowania N liczb dotychczas uzywanym spo¬ sobem, a fig. 3 — przykladowy program su¬ mowania N liczb sposobem wedlug wynalazku.Kazcie zawierajace ftezfoe slowo z w pamieci p sklada sie z dwóch zasaidnjiczych czesci (fig,. 1). Pierwsza czesc stanowia cyfry pa¬ mietanej liczby oraz * jej znak, która to czesc jest przesylana do rejestru r aTylmometru a.Czesc druga natomiast, zawierajaca specjalne bity sterujace, jest wprowadzona do licznika rozkazów l, znajdujacego sie w urzadzeniu sterujacym s.W trakcie wykonywania kazdego rozkazu zawartosc licznika (rozkazów l izwieksza sie o jednosc, jezeli wszystkie bity sterujace, po¬ bieranej z pamieci p liczby reprezentowanej przez slowo x sa równe zenu. Natomiast gdy choc jeden bit sterujacy jest rózny od zera, wówczas licznik (rozkazów l zostaje samo¬ czynnie wyzerowany i do jego czesci wprowa*- dzooe sa specjalne ibity sterujace. Nastepny rozkaz jest pobierany z pamieci p o numerze równym zawartosci licznika rozkazów l. W ten sposób nastepny rozkaz bedzie pobrany albo z pamieci p o numerze o jeden wiek¬ szym piz numer pamieci p, w której znajdo¬ wal siie rozkaz poprzedni albo z pamieci p n k-(-m o numerze Ebk 2 k=i gdzie bk — oznacza specjalne ibity sterujace, n+m — oznacza ilosc pozycji w liczniku roz¬ kazów, n — jest ilioscia pozycji w czesci licz¬ nika rozkazów I, przenoszonej na bity ste¬ rujace, m — jest iloscia pozycji w pozostalej czesci licznika rozkazów l. Pozwala to na otrzymanie 2n ciagów rozkazów, które moga po sobie nastepowac w dowolnej kolejnosci.W programie, w którym jest znana liczba przebiegów po poszczególnych petlach, spe¬ cjalne forty sterujace dolacza siie wprost do danych wejsciowych. Ma to miejsce na przy¬ klad przy mnozeniu macierzy. Natomiast przy procesach iteracyjnych, w których na ogól liczba przebiegów ipo jednej petli programu jest uzalezniona od znaku wyniku, nalezy uzupelnic tym znakiem bity sterujace.Sposób sterowania procesami rachunkowymi wedlug wynalazku za pomoca 'bitów steruja¬ cych znajdujacych sie razem z liczba w jed¬ nym slowie, pozwala ma ireaiMzacje progra¬ mów ibez koniecznosci stosowania rozkazów warunkowych. Nie jest równiez potrzebne zliczanie ilosci przebiegów po petli co znacz¬ nie skraca czas pracy maszyny.Siposób wedlug wynalazku charakteryzuje sie glównie tym, ze za pomoca adresu okres¬ lajacego zawarta w pamieci maszyny liczbe mozna wybrac równiez specjalne bity steru^ jace, które nie bedac ani cyframi ani zna¬ kiem tej liczby sluza do modyfikacji wykony¬ wanych rozkazów i funkcji sterujacej. Skut¬ kiem tego powoduja one zmiane kolejnosci wykonywanych operacji oraz zmiane kolej¬ nosci argumentów.Przedmiot wynalazku zostanie blizej ob¬ jasniony na przykladzie,. Programu sumowa¬ nia N liczb dokonuje sie na matematycznej maszynie cyfrowej na przyklad typu UMCI.Program, ten (fig. i2) zawiera 14 rozkazów od 0 do 13, z czego 5 rozkazów mozna wyelimi¬ nowac przez uzycie bitów sterujacych. Kolejne rozkazy oznaczone syimlboliicznie maja ponizej wymienione znaczenie: QT oznacza wyzero¬ wanie rejestru mnoznej. S—N.POV+fi„— wpro¬ wadza wartosc — wa zawartego w pamieci +'5„ R—63 przesyla do arytmometru pierwsza z dodawanych liczb znajdujaca sie w —i53 pamieci. YWT. powo¬ duje dodanie do zawartosci arytmometru za¬ wartosci rejestru mnoznej i przeslanie wyni¬ ku do rejestru mnoznej. SCX.POV-\-5 powo¬ duje zwiekszenie czesci adresowej rozfcaizu SCX., w którym znajduje sie wartosc —N o jednosc i zapamietanie znaku wyniku. Jesli ten znak jest plusem, to rozkaz CB+11. po¬ woduje pobranie nastepnego rozkazu, w prze¬ ciwnym przypadtou (znak minus) pobrany zos¬ tanie rozkaz iz pamieci +11. RW.PO—l.H. — powoduja przeslanie koncowej sumy z rejes¬ tru mnoznej do -pamieci —1 i zatrzymanie maszyny. RCV + 3 . POV + 3.C + 3. powoduja zwiekszenie o jednosc wartosci zawartej w czesci aidlresowej rdzkazu 3 i przejscie do roz¬ kazu 3, który pobiera z pamieci nastepna z sumowanych liczb.Program sumowania N liczb mozna zrealizowac sposobem wedlug wynalazku, stosujac ibity, ste¬ rujace za pomoca jedynie 9rozkazów (fig. 3). Dla podkreslenia roli bitów sterujacych numery pa- mieci p przedstawione sa w tym przypadku w systemie dwójkowym. Program rozpoczyna sie od (rozkazu 000000 (QT). Bit sterujacy os¬ tatniej z dodawanych liczb powoduje przej¬ scie do rozkazu 100000 (YW), zas bity steruja¬ ce liczb pozostalych powoduja przejscie do rozkazu 010000 (YWT). Pozwala to na wyelimi¬ nowanie irozkazów S—N. i POV-\-5. oraz roz¬ kazów SCX.f POV+5. i CB+11 (fig. 2). Rozkaz YW. (filg. 3) jest odpowiednikiem irozkazu RW. (fig. 2) i powoduje dodawanie ostatniej z su- — 2 —mowanych licab i (przeslanie koncowej sumy do pamieci —1.Sposób sterowania procesami rachunkowy¬ mi wedlug. wynalazku upraszcza na przyklad program sumowania N liczb co wydatnie, na^ wet do 5i0°/o skraca czais wykonania rachunku I moze znalezc zastosowanie w róznych typach matematycznych maszyn cyfrowych. PL

Claims (3)

  1. Zastrzezenia patentowe 1. sposób sterowania procesami rachunkowy¬ mi w matematycznych maszynach cyfro¬ wych, znamienny tym, ze za pomoca adre¬ su okreslajacego zawarta w pamieci ma¬ szyny liczbe wybiera sie równiez specjal¬ ne bity sterujace nie .bedace ani cyfirami ani lznakiem tej liczby, które sluza do mo¬ dyfikacji wykonywanych rozkazów i funk¬ cji sterujacej, powodujac (zmiane kolej¬ nosci wykonywanych operacji oraz zmiane kolejnosci argumentów.
  2. 2. Sposób sterowania wedlug zastrz. 1, zna¬ mienny tym, ze kazde zawierajace liczbe slowo (x) w pamieci (p) sklada sie z dwóch zasadniczych czesci, z których pierwsza czesc stanowia cyfry pamietanej liczby oraz jej znak, przy czym czesc ta jest prze¬ sylana do rejestru (r) arytmometru (a), druga zas czesc zawiera specjalne bity sterujace, które sa wprowadzane do licz¬ nika rozkazów (l), umieszczonego w urza¬ dzeniu sterujacym (s). 3. Sposób sterowania wedlug 'zastmz. 1 i 2, znamienny tym, ze specjalne bity steru¬ jace dolacza sie rwprost do danych wejs¬ ciowych, na przyklad przy mnozeniu ma¬ cierzy, natomiast przy procesach iteracyj- nych, w których na ogól ilosc przebiegów po jednej petli programu jest uzalezniona od znaku wyniku, specjalne ihity steruja¬ ce uzupelnia sie tym znakiem. 4. Sposób sterowania wedlug jfiastrzi. 1—3, znamienny tym, ze specjalne bity sterujace, znajdujace sie razem z liczba w jednym slowie (x) realizuja program bez kouiiecz- ousci stosowania rozkazów warunkowych. Akademia Górniczo-Hutnicza Zastepca: mgr inz. Mieczyslaw Slomski rzecznik patentowy MDo opisu patentowego nr 4535:2 o. i. 2. t. 4-. b. 10. ii. 1 5. OT. S-fl. H-63. YWT. P07+5. CE+11, HW. P0-± H. P.C7+3. P0V+3. C+3. fig.-' 000000. 000001. C10000. 010001. 010010. 010011. 100000. 100001. 100010. OT. C+OI0G11. Y%1\ PCV+31Xli P07+013011 R-llllll. Y*. po-oox:±. H. i'is.
  3. 3 WDA 1913 31.8.1962 100 szt. B-5 PL
PL46362A 1961-06-24 PL46362B1 (pl)

Publications (1)

Publication Number Publication Date
PL46362B1 true PL46362B1 (pl) 1962-10-15

Family

ID=

Similar Documents

Publication Publication Date Title
DE2837852C2 (de) Prozessor zum gleichzeitigen Ermitteln und Bereitstellen zweier Adressen von Befehls- und/oder Datenwortregistern eines bereichsweise adressierbaren Hauptspeichers
US3766532A (en) Data processing system having two levels of program control
DE69820027T2 (de) Vorrichtung zur ausführung virtueller maschinenbefehle
EP3499362B1 (en) Vector add-with-carry instruction
ATE289092T1 (de) Einstellung von bedingungswerten in einem rechner
US3698007A (en) Central processor unit having simulative interpretation capability
JPS5847053B2 (ja) デ−タ処理装置
US4773006A (en) Vector operation designator
JPS6041768B2 (ja) デ−タ処理装置
US4173782A (en) Return and link mechanism
PL46362B1 (pl)
DE2837901A1 (de) Tabellengetriebene entscheidungs- und steuerlogik fuer digitalrechner
US4493029A (en) Microprocessor with PLA adapted to implement subroutines
Wilkinson The Pilot ACE1
US4285036A (en) Data processing device using a subroutine call instruction
Campbell et al. Microprogramming the SPECTRA 70/35
JPS5764860A (en) Parallel processing system
US3130299A (en) Computing apparatus for controlling program instructions
GB1042260A (en) Improvements relating to a program controlled data processing machine
JPS54105442A (en) Microprogram control system
JPS5769457A (en) Microprogram controller
JPS56105505A (en) High-speed sequence control device with numerical operation function
Schnabel The Design of Processor Controls Using a Read-On ly Storage
JPS57106957A (en) Microprogram address control system
JPS5736346A (ja) Maikuropuroguramuseigyohoshiki