PL437461A1 - Przestrzenny układ scalony - Google Patents
Przestrzenny układ scalonyInfo
- Publication number
- PL437461A1 PL437461A1 PL437461A PL43746119A PL437461A1 PL 437461 A1 PL437461 A1 PL 437461A1 PL 437461 A PL437461 A PL 437461A PL 43746119 A PL43746119 A PL 43746119A PL 437461 A1 PL437461 A1 PL 437461A1
- Authority
- PL
- Poland
- Prior art keywords
- layers
- integrated circuits
- contact surfaces
- contact
- pairs
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Przestrzenny układ scalony zawiera szereg warstw elastycznych układów scalonych (w1, w2, w3, w4, w5, w6, w7, w8, w9, w10, w11, w12) ułożonych na sobie piętrowo jedna na drugiej, przy czym przylegające warstwy elastycznych układów scalonych, zwróconych do siebie powierzchniami kontaktowymi, tworzą pary warstw (w1, w2), (w3, w4), (w5, w6), (w7, w8), (w9, w10), (w11, w12). Warstwy w parze posiadają połączone kontakty stanowiące połączenia elektryczne pomiędzy tymi warstwami (k1-2, k3-4, k5-6, k7-8, k9-10, k11-12) oraz powierzchnie kontaktowe wykraczające poza obrys stykających się warstw. Pary warstw elastycznych układów scalonych ułożone są jedna para na drugiej parze i stykają się powierzchniami bezkontaktowymi tych warstw, a skrajne warstwy elastycznych układów scalonych stykają się powierzchniami kontaktowymi zapewniając połączenia elektryczne kontaktów (k1-4, k5-8, k9-12). Pary złożone z par warstw elastycznych układów scalonych tworzą czwórki warstw, ułożonych na sobie piętrowo jedna na drugiej, stykające się powierzchniami bezkontaktowymi skrajnych warstw czwórek (w1, w2, w3, w4), (w5, w6, w7, w8), (w9, w10, w11, w12). Warstwy stykające się ze skrajnymi warstwami połączonych czwórek kontaktów (w3, w6), (w7, w10) stykają się powierzchniami kontaktowymi zapewniając połączenia elektryczne. W przestrzennym układzie scalonym, pomiędzy połączonymi zewnętrznie parami warstw elastycznych układów scalonych znajdują się elementy dociskowe (ed).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL437461A PL238955B1 (pl) | 2019-07-30 | 2019-07-30 | Przestrzenny układ scalony |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL437461A PL238955B1 (pl) | 2019-07-30 | 2019-07-30 | Przestrzenny układ scalony |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PL437461A1 true PL437461A1 (pl) | 2021-08-23 |
| PL238955B1 PL238955B1 (pl) | 2021-10-25 |
Family
ID=77561375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL437461A PL238955B1 (pl) | 2019-07-30 | 2019-07-30 | Przestrzenny układ scalony |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL238955B1 (pl) |
-
2019
- 2019-07-30 PL PL437461A patent/PL238955B1/pl unknown
Also Published As
| Publication number | Publication date |
|---|---|
| PL238955B1 (pl) | 2021-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12087735B2 (en) | Semiconductor device | |
| CN115349173A (zh) | 显示面板和显示装置 | |
| WO2020055642A3 (en) | Power distribution network for 3d logic and memory | |
| SG130055A1 (en) | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices | |
| JP2019029457A5 (pl) | ||
| MY195186A (en) | Nitride Structures Having Low Capacitance Gate Contacts Integrated with Copper Damascene Structures | |
| JP2019054071A5 (pl) | ||
| SG10201803186XA (en) | Semiconductor device | |
| WO2018125767A3 (en) | Hyperchip | |
| TW201801247A (zh) | 用於場效電晶體的基體接觸件 | |
| CN115605999A (zh) | 一种显示基板及其制作方法、显示装置 | |
| KR102586691B1 (ko) | 상이한 전기적 구성들을 가능하게 하는 다이 본드 패드 설계 | |
| KR102149388B1 (ko) | 스택된 전계효과트랜지스터(fet)를 갖는 반도체 디바이스 | |
| JPWO2021070366A5 (pl) | ||
| JP2018198275A5 (pl) | ||
| PL437461A1 (pl) | Przestrzenny układ scalony | |
| PL430782A1 (pl) | Przestrzenny układ scalony | |
| MX2018009299A (es) | Conector de comunicaciones de datos a gran velocidad. | |
| WO2002029890A3 (en) | Semiconductor stacked die devices and methods of forming semiconductor stacked die devices | |
| KR102839602B1 (ko) | 다양한 채널 피치를 갖는 트랜지스터를 포함하는 집적 회로 장치 | |
| WO2012111397A1 (ja) | 半導体装置の内部配線構造 | |
| CN104979337A (zh) | 功率半导体模块 | |
| ATE372043T1 (de) | Laminierte kontakte in sockel | |
| JP6927970B2 (ja) | 異なる電気的構成を可能にするダイボンドパッド設計 | |
| ATE484063T1 (de) | Kompakt-impedanztransformationsschaltung |