PL228050B1 - Układ do kształtowania impulsów szpilkowych TDR - Google Patents

Układ do kształtowania impulsów szpilkowych TDR

Info

Publication number
PL228050B1
PL228050B1 PL414141A PL41414115A PL228050B1 PL 228050 B1 PL228050 B1 PL 228050B1 PL 414141 A PL414141 A PL 414141A PL 41414115 A PL41414115 A PL 41414115A PL 228050 B1 PL228050 B1 PL 228050B1
Authority
PL
Poland
Prior art keywords
resistor
transistor
transmission line
output
tdr
Prior art date
Application number
PL414141A
Other languages
English (en)
Other versions
PL414141A1 (pl
Inventor
Andrzej Wilczek
Agnieszka Szypłowska
Marcin Kafarski
Wojciech Skierucha
Original Assignee
Inst Agrofizyki Im Bohdana Dobrzańskiego Polskiej Akademii Nauk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inst Agrofizyki Im Bohdana Dobrzańskiego Polskiej Akademii Nauk filed Critical Inst Agrofizyki Im Bohdana Dobrzańskiego Polskiej Akademii Nauk
Priority to PL414141A priority Critical patent/PL228050B1/pl
Publication of PL414141A1 publication Critical patent/PL414141A1/pl
Publication of PL228050B1 publication Critical patent/PL228050B1/pl

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Przedmiotem zgłoszenia jest układ do kształtowania impulsów szpilkowych TDR, zbudowany w oparciu o dyskretną bramkę NAND, zawierającą dwie diody Schottky'ego, rezystor polaryzujący te diody, tranzystor oraz rezystor stanowiący obciążenie tego tranzystora, z dołączoną do jej wejść opóźniającą linią transmisyjną, wykonaną jako linia mikropaskowa albo koncentryczna, sterowany z wyjścia programowalnego układu cyfrowego, charakteryzujący się tym, że wartość impedancji charakterystycznej linii transmisyjnej (L1) jest możliwie najbardziej zbliżona do wartości impedancji wyjściowej programowalnego układu cyfrowego (2), na wyjściu którego znajduje się ponadto rezystor (R3) korygujący ewentualne niedopasowanie impedancji. Zakończenie linii transmisyjnej (L1) jest zaterminowane rezystorem (R4). Wartość rezystancji rezystora (R1), polaryzującego diody Schottky'ego (D1, D2) do stanu przewodzenia w czasie, gdy układ nie generuje impulsu, wynosi od 100 Ω do 1 kΩ, a wartość rezystancji rezystora (R2), stanowiącego obciążenie tranzystora (T1), generującego uformowany impuls szpilkowy, wynosi od 20 Ω do 300 Ω, przy czym tranzystor (T1) jest bipolarnym tranzystorem npn o wartości granicznej większej niż 20 GHz.

Description

Opis wynalazku
Przedmiotem wynalazku jest układ elektroniczny służący do kształtowania impulsów szpilk owych TDR (ang. Time Dmain Reflectometry) poprzez zmniejszenie czasu jego narastania i opadania, a więc poprzez zmniejszenie jego szerokości. Często potocznie nazywany „układem ostrzenia impulsu”. Wykorzystywany jest w reflektometrycznych miernikach wilgotności TDR.
Jednym z najważniejszych elementów urządzenia TDR do reflektometrycznego pomiaru przenikalności elektrycznej materiałów jest generator impulsu. Do prawidłowej pracy urządzenia TDR w ymagany jest generator impulsu szpilkowego o określonych parametrach dopasowanych do długości prętów sondy (falowodu) TDR. Stosowany impuls TDR powinien mieć szerokość czasową nie większą niż czas propagacji impulsu w falowodzie pomiarowym sondy TDR, umieszczonym w materiale o najniższej mierzonej przenikalności elektrycznej. Materiałem takim najczęściej jest powietrze. Im krótszy falowód sondy tym szerokość czasowa impulsu szpilkowego powinna być mniejsza.
Z opisu patentowego US 7199633 B2 znany jest sposób generowania krótkich impulsów elektrycznych z wykorzystaniem bipolarnego tranzystora i układu różniczkującego na przykład w postaci linii mikropaskowej.
W opisie zgłoszenia patentowego US 2793303 A przedstawiono układy ostrzenia impulsu, wykorzystujące tranzystory.
Publikacja dostępna pod adresem internetowym:
http://eff10.internetdsl.tpnet.pl/komputer/elektro/p05.htm przedstawia na Rys. 8.21. budowę dyskretnej bramki NAND LS-TTL z otwartym kolektorem, w której zastosowane są rezystory o małej wartości rezystancji, od kilkuset do kilku tysięcy omów.
Celem wynalazku jest zaprojektowanie układu, który pozwala na co najmniej trzykrotne zmniejszenie szerokości impulsu szpilkowego TDR, umożliwiające stosowanie krótszych sond lub też zn aczące uproszczenie budowy generatora.
Istota układu do kształtowania impulsów szpilkowych TDR, zbudowanego w oparciu o dyskretną bramkę NAND, zawierającą dwie diody Schottky'ego, rezystor polaryzujący te diody, tranzystor oraz rezystor stanowiący obciążenie tego tranzystora, z dołączoną do jej wejść opóźniającą linią transmisyjną, wykonaną jako linia mikropaskowa albo koncentryczna, sterowany z wyjścia programowalnego układu cyfrowego, polega na tym, że w celu skrócenia czasu trwania impulsu szpilkowego wartość impedancji charakterystycznej linii transmisyjnej jest możliwie najbardziej zbliżona do wartości impedancji wyjściowej programowalnego układu cyfrowego. Na wyjściu programowalnego układu cyfrowego znajduje się ponadto rezystor korygujący ewentualne niedopasowanie impedancji. Zakończenie linii transmisyjnej jest zaterminowane rezystorem. Wartość rezystancji rezystora, polaryzującego diody Schottky'ego do stanu przewodzenia w czasie, gdy układ nie generuje impulsu, wynosi od 100 Ω do 1 kQ, a wartość rezystancji rezystora, stanowiącego obciążenie tranzystora, generującego uformowany impuls szpilkowy o zmniejszonej szerokości, wynosi od 20 Ω do 300 Ω, przy czym tranzystor ten jest niskoszumowym, bipolarnym tranzystorem npn o wartości częstotliwości granicznej większej niż 20 GHz.
Długość linii transmisyjnej powinna być tak dobrana aby opóźnić sygnał cyfrowy o czas nie większy niż czas trwania tego sygnału. Różnica pomiędzy czasem trwania sygnału cyfrowego i czasem opóźnienia linii transmisyjnej jest teoretycznym czasem trwania generowanego szpilkowego impulsu wyjściowego na kolektorze tranzystora. Najkorzystniej jest jeśli wejście linii transmisyjnej zostanie zasilone możliwe najkrótszym impulsem cyfrowym, składającym się tylko ze zbocza narastającego i opadającego na wyjściu programowalnego układu cyfrowego, ponieważ wtedy konieczna długość linii transmisyjnej jest najmniejsza.
Układ kształtowania impulsów szpilkowych może być sterowany z wyjść dostępnych komercyjnie programowanych układów PLD lub CPLD.
Ze względu na brak odpowiedniej optymalizacji impedancji i zbyt małą szybkość działania niemożliwe jest zastosowanie do konstrukcji układu cyfrowych bramek NAND, komercyjnie dostępnych w postaci układów scalonych. Układ według wynalazku pozwala na co najmniej trzykrotne zmniejszenie szerokości impulsu szpilkowego TDR, co umożliwia stosowanie krótszych sond albo uproszczenie budowy generatora, niewymagającego stosowania diod ładunkowych SDR (ang. Step Recovery Diode). Opisywany układ kształtowania może mieć zastosowanie także w innych dziedzinach, na przykład do budowy ultra-szerokopasmowych radarów lub systemów łączności bezprzewodowej.
PL 228 050 B1
Przedmiot wynalazku pokazany został w przykładzie wykonania na rysunku, gdzie Fig. 1 przedstawia schemat układu, a Fig. 2 i Fig. 3 przedstawiają przebieg sygnałów w czasie, w punktach p1, p2 i p3.
Układ do kształtowania impulsów szpilkowych TDR zbudowany jest w oparciu o dyskretną bramkę NAND 1, zawierającą dwie diody Schottky'ego D1 i D2, rezystor R1 polaryzujący te diody, tranzystor T1 oraz rezystor R2, stanowiący obciążenie tego tranzystora. Wartość rezystancji zastosowanego rezystora R1 wynosi 500 Ω, a rezystora R2 - 50 Ω. Do wejść bramki NAND 1 dołączona jest opóźniająca linia transmisyjna L1, wykonana jako linia mikropaskowa. Układ sterowany jest z wyjścia programowalnego układu cyfrowego 2. Zastosowane diody Schottky'ego D1 i D2 o niskiej pojemności złącza są polaryzowane przez rezystor R1 do stanu przewodzenia w czasie, gdy układ nie generuje impulsu. Rezystor R2 jest obciążeniem tranzystora T1, który jest niskoszumowym bipolarnym tranzystorem npn o częstotliwości granicznej większej niż 20 GHz i generuje uformowany impuls szpilkowy o zmniejszonej szerokości. Linia mikropaskowa L1 posiada impedancję charakterystyczną o wartości zbliżonej do wartości impedancji wyjściowej programowalnego układu cyfrowego 2, stanowiącego źródło sygnału cyfrowego. Ewentualne niedopasowanie pod względem impedancji korygowane jest rezystorem R3, który znajduje się na wyjściu układu cyfrowego 2. Linia mikropaskowa L1 zaterminowana jest rezystorem R4, będącym dopasowanym obciążeniem linii L1. Długość linii mikropaskowej L1 jest tak dobrana, by opóźnić sygnał cyfrowy o czas t1 nie większy niż czas t2 jego trwania. Fizyczna długość linii L1 zależna jest od prędkości propagacji sygnału w tej linii. Różnica pomiędzy czasem trwania sygnału cyfrowego t2 i czasem opóźnienia t1 linii mikropaskowej L1 jest teoretycznym czasem trwania generowanego szpilkowego impulsu wyjściowego na kolektorze tranzystora T1, w punkcie p3. Przy podawanym na wejściu układu kształtowania impulsu wejściowego o szerokości t2 = 1,5 ns i potrzebnym do uzyskania na wyjściu impulsu o szerokości 500 ps, opóźnienie linii L1 powinno wynosić t1 = 1 ns, a jej długość ok. 15 cm przy założeniu, że współczynnik skrócenia linii mikropaskowej dla laminatu FR-4 wynosi 2.
Zasada działania układu do kształtowania impulsów szpilkowych TDR jest następująca:
Podczas spoczynku diody Schottky'ego D1 i D2 są w stanie przewodzenia i posiadają niski spadek napięcia, wynoszący około 0,15 - 0,3 V. Wartość tego napięcia jest na tyle mała, że nie jest w stanie wysterować bazy tranzystora T1 do stanu przewodzenia, w którym potrzebne napięcie wynosi około 0,7 V. W stanie spoczynku na kolektorze tranzystora T1, w punkcie p3 występuje więc pełne napięcie zasilające przy braku obciążenia od strony gniazda G1. Jeśli w punkcie p1 pojawi się dodatnie zbocze sygnału sterującego to blokuje ono diodę D1, a po czasie t1 w punkcie p2 także diodę D2. Jeżeli zbocze opadające sygnału sterującego pojawi się w punkcie p1 po czasie t2 to przez czas t2-t1 obie diody D1 i D2 będą zatkane. Przez ten czas tranzystor T1 będzie w stanie przewodzenia, a na kolektorze, w punkcie p3 pojawi się szpilka o polaryzacji ujemnej i czasie trwania t2-t1, co przedstawiono na rysunkach Fig. 2 i Fig. 3. Opisany układ realizuje zbudowaną z elementów dyskretnych bramkę NAND 1, której częstotliwość graniczna jest większa niż 10 GHz.

Claims (2)

1. Układ do kształtowania impulsów szpilkowych TDR zbudowany w oparciu o dyskretną bramkę NAND, zawierającą dwie diody Schottky'ego, rezystor polaryzujący te diody, tranzystor oraz rezystor stanowiący obciążenie tego tranzystora, z dołączoną do jej wejść opóźniającą linią transmisyjną, wykonaną jako linia mikropaskowa albo koncentryczna, sterowany z wyjścia programowalnego układu cyfrowego, znamienny tym, że wartość impedancji charakterystycznej linii transmisyjnej (L1) jest możliwie najbardziej zbliżona do wartości impedancji wyjściowej programowalnego układu cyfrowego (2), na wyjściu którego znajduje się ponadto rezystor (R3) korygujący ewentualne niedopasowanie impedancji, zakończenie linii transm isyjnej (L1 ) jest zaterminowane rezystorem (R4), natomiast wartość rezystancji rezystora (R1), polaryzującego diody Schottky'ego (D1, D2) do stanu przewodzenia w czasie, gdy układ nie generuje impulsu, wynosi od 100 Ω, do 1 kΩ, a wartość rezystancji rezystora (R2), stanowiącego obciążenie tranzystora (T1 ) generującego uformowany impuls szpilkowy, wynosi od 20 Ω, do 300 Ω, przy czym tranzystor (T1) jest bipolarnym tranzystorem npn o wartości granicznej większej niż 20 GHz.
2. Układ według zastrz. 2, znamienny tym, że długość linii transmisyjnej (L1) dobrana jest tak, by sygnał cyfrowy opóźniony był o czas t2 nie większy niż czas t1 jego trwania.
PL414141A 2015-09-24 2015-09-24 Układ do kształtowania impulsów szpilkowych TDR PL228050B1 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL414141A PL228050B1 (pl) 2015-09-24 2015-09-24 Układ do kształtowania impulsów szpilkowych TDR

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL414141A PL228050B1 (pl) 2015-09-24 2015-09-24 Układ do kształtowania impulsów szpilkowych TDR

Publications (2)

Publication Number Publication Date
PL414141A1 PL414141A1 (pl) 2017-03-27
PL228050B1 true PL228050B1 (pl) 2018-02-28

Family

ID=58360347

Family Applications (1)

Application Number Title Priority Date Filing Date
PL414141A PL228050B1 (pl) 2015-09-24 2015-09-24 Układ do kształtowania impulsów szpilkowych TDR

Country Status (1)

Country Link
PL (1) PL228050B1 (pl)

Also Published As

Publication number Publication date
PL414141A1 (pl) 2017-03-27

Similar Documents

Publication Publication Date Title
Stearns Incorrect stability criteria for non-Foster circuits
US20100262877A1 (en) Techniques for Boundary Scan Testing Using Transmitters and Receivers
WO2011094103A3 (en) Quiescent current (iddq) indication and testing apparatus and methods
US20170163226A1 (en) Fast switching power amplifier, low noise amplifier, and radio frequency switch circuits
Crupi et al. Technology-independent analysis of the double current-gain peak in millimeter-wave FETs
EP4414713A3 (en) Measurement input circuit and measurement device
TWI500936B (zh) Rf探針
PL228050B1 (pl) Układ do kształtowania impulsów szpilkowych TDR
EP3121679A3 (en) Programmable resistive elements as variable tuning elements
EP0084644A1 (en) Apparatus for testing dynamical noise immunity of digital integrated circuits
CN105445636A (zh) 半导体测试电路及被测试件导电性能的检测方法
EP2209209A1 (en) Generating a trigger from a differential signal
KR101315506B1 (ko) 신호 무결성 개선을 위해 트레이스 길이를 조절한 신호 토폴로지 회로
US20170294909A1 (en) Power-Up Based Integrated Circuit Configuration
CN104039075A (zh) Pcb电路
TW201311064A (zh) 印刷電路板
Werner et al. The memristor in reconfigurable radio frequency devices
CN105207667A (zh) 低成本与门电路
CN205123707U (zh) 低成本与门电路
US8736344B1 (en) Voltage controlled variable attenuator
US20140266315A1 (en) Voltage threshold calibration techniques for level detectors
RU65693U1 (ru) Аттенюатор
Joannou et al. An experimental study of switching GaN FETs in a coaxial transmission line
US9800231B2 (en) Signal amplification using a reference plane with alternating impedance
JP6302738B2 (ja) 入力保護回路