PL217206B1 - Prądowy układ programowalny - Google Patents
Prądowy układ programowalnyInfo
- Publication number
- PL217206B1 PL217206B1 PL388749A PL38874909A PL217206B1 PL 217206 B1 PL217206 B1 PL 217206B1 PL 388749 A PL388749 A PL 388749A PL 38874909 A PL38874909 A PL 38874909A PL 217206 B1 PL217206 B1 PL 217206B1
- Authority
- PL
- Poland
- Prior art keywords
- current
- elements
- matrix
- programmable
- mkp
- Prior art date
Links
- 239000011159 matrix material Substances 0.000 claims description 28
- 102100039246 Elongator complex protein 1 Human genes 0.000 claims description 3
- 101710167754 Elongator complex protein 1 Proteins 0.000 claims description 3
- 102100034241 Elongator complex protein 2 Human genes 0.000 claims description 2
- 101710167764 Elongator complex protein 2 Proteins 0.000 claims description 2
- 230000006870 function Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Description
Przedmiotem wynalazku jest prądowy układ programowalny, będący różnicowo-prądową realizacją układu z klasy tzw. prostych programowalnych układów logicznych SPLD (od ang. Simple Programmable Logic Device). Wynalazek może być stosowany do budowy uniwersalnych struktur programowalnych oraz do ochrony układów kryptograficznych przed atakami z kanałem pobocznym.
Znane są w technice, np. z publikacji P. Sołtan, O. Maslennikow „Model reprogramowalnego prądowego układu działającego w logice wielowartościowej”, mat. konf. IV Krajowej Konferencji Elektroniki, tom 2/2, s. 585-590, Wydawnictwo Uczelniane Politechniki Koszalińskiej, Koszalin, 2005, prądowe układy programowalne, w których programowalna matryca kluczy połączeniowych posiada pojedyncze ścieżki prądowe dla pojedynczych sygnałów prądowych oraz do programowalnej matrycy kluczy połączeniowych dołączone są zestawy elementów o pojedynczych, prądowych wejściach i wyjściach.
Znane są w technice, np. z materiałów informacyjnych firmy Xilinx „Programmable Logic Design
- Quick Start Handbook”, Ver. June 12, 2006, www.xilinx.com, napięciowe układy programowalne, w których do programowalnej matrycy kluczy połączeniowych dołączone są zespoły elementów o pojedynczych, napięciowych wejściach i wyjściach: zespół elementów wejściowych, zespół elementów wyjściowych oraz zespół elementów realizujących podstawowe funkcje logiczne i komórki pamięci.
Istota rozwiązania według wynalazku polega na tym, że zaprogramowana matryca kluczy połączeniowych dla każdej ścieżki prądowej pojedynczego sygnału prądowego posiada drugą ścieżkę prądową dla symetrycznego i przeciwnego sygnału prądowego. Dołączone do matrycy elementy są elementami o różnicowo-prądowych wejściach i/lub wyjściach. Układ posiada zespół elementów prądowych dołączony do programowalnej matrycy kluczy połączeniowych, przy czym pojedynczy element prądowy tego zespołu stanowi parę przeciwsobnych źródeł prądowych. Zespół różnicowo-prądowych elementów logicznych i/lub pamięciowych dołączony do programowalnej matrycy kluczy połączeniowych ma pojedynczy element będący różnicowo-prądową bramką. Zespół różnicowo-prądowych elementów logicznych i/lub pamięciowych dołączony do programowalnej matrycy kluczy połączeniowych ma pojedynczy element będący przerzutnikiem typu zatrzask stanowiącym podstawową komórkę pamięci różnicowego sygnału prądowego.
Korzystnym skutkiem wynalazku jest to, że w prądowym układzie programowalnym możliwa jest realizacja dowolnych trójwartościowych funkcji dla potrzeb obliczeń binarnych i ternarnych. Kolejnym korzystnym skutkiem wynalazku jest to, że przy pomocy pojedynczej struktury - składającej się np. z jednego elementu logicznego - można realizować wieloargumentowe funkcje logiczne typu: AND, NAND, OR i NOR. Innym korzystnym skutkiem wynalazku jest to, że w zaprogramowanej strukturze kluczy połączeniowych - tzn. bez zmiany połączeń matrycy kluczy połączeniowych - można zmieniać funkcje realizowane przez fragmenty układu poprzez regulację wartościami sygnałów prądowych zarówno wejściowych jak i wewnętrznych.
Przedmiot wynalazku w przykładzie wykonania jest uwidoczniony na rysunku, na którym fig. 1 przedstawia schemat blokowy łączenia zespołów elementów, a fig. 2 przedstawia przykładową realizację pojedynczej funkcji.
Układ uwidoczniony na fig. 1 zawiera programowalną matrycę kluczy połączeniowych MKP, w której każdy sygnał logiczny reprezentowany jest przez dwa sygnały prądowe, równe, co do wart ości prądu, przeciwne, co do kierunku prądu, gdzie wszystkie ścieżki i węzły prądowe posiadają realizację symetryczną i równoległą dla przeciwnych sygnałów prądowych. Do matrycy MKP dołączony jest zespół elementów sygnałów wejściowych ZI, gdzie pojedynczy element sygnału wejściowego EI ma dołączone do matrycy MKP dwie pary przewodów - odpowiednio dla wzmocnionych lub powtórzonych wejściowych różnicowych sygnałów prądowych: sygnału powtórzonego i sygnału zanegowanego. Do matrycy MKP dołączony jest zespół elementów wyjściowych ZO, gdzie pojedynczy element sygnału wyjściowego EO ma dołączoną do matrycy MKP jedną parę przewodów. Do matrycy MKP dołączony jest zespół elementów prądowych ZP, gdzie pojedynczy element prądowy EP ma dołączoną do matrycy MKP jedną parę przewodów - każdy przewód dla prądu o ustalonej wartości płynącego w kierunku przeciwnym do drugiego przewodu w parze. Do matrycy MKP dołączony jest również zespół różnicowo-prądowych elementów logicznych i/lub pamięciowych ZLP, którego pojedynczy element ELP ma dołączone do matrycy dwie pary przewodów - pierwszą parę dla różnicowo-prądowego sygnału wejściowego elementu ELP a drugą parę dla sygnału wyjściowego elementu ELP. Po zaprogramowaniu matrycy MKP uzyskuje się połączenia konkretnych elementów oraz operacje prądowe
PL 217 206 B1 polegające na zamianie przewodów w parze i sumowaniu odpowiednich par sygnałów prądowych w węzłach prądowych.
Układ zobrazowany na fig. 2 przedstawia przykładową realizację dwuargumentowej funkcji XNOR, z uwidocznieniem jedynie tych elementów, które posłużyły do implementacji funkcji. Sygnały wejściowe a i b w formie niezanegowanej zostały wprowadzone do programowalnej matrycy kluczy połączeniowych MKP poprzez elementy wejściowe EI1 (a) i EI2 (b). Zaprogramowanie matrycy MKP polega na utworzeniu zwarć i rozwarć poziomych i pionowych traktów matrycy w miejscach ich krzyżowania się. W punktach P1 i P2 została utworzona różnica prądowa sygnałów wejściowych (a-b), czego wynik został doprowadzony do elementu logicznego ELP1 realizującego funkcję prądową BR(x) opisaną wzorem:
| 7 | dla | x = -I, -27 | |
| £/f(x) = < | 0 | dla | x-0 |
| I | dla | x = I, 27 |
Wynik działania elementu ELP1 (BR(a-b) = XOR(a,b)) został wprowadzony na matrycę MKP, gdzie razem z zamianą kolejności linii prądowych (-BR(a-b)) została dołączona do sygnału prądowa jedynka w postaci dwóch prądów elementu prądowego EPl (-BR(a-b)+1) w punktach P3 i P4. W wyniku tych operacji otrzymany sygnał (-BR(a-b)+l = XNOR(a, b)) został doprowadzony do elementu pamięciowego ELP2, a następnie do elementu wyjściowego EO1 (z = XNOR(a, b)). Do realizacji funkcji XNOR zostały wykorzystane następujące zasoby: dwa elementy wejściowe El, po jednym elemencie wyjściowym EO i prądowym EP oraz dwa elementy logiczno-pamięciowe ELP.
Możliwości zastosowania wynalazku przewiduje się w zależności od eksploatowanych cech w ynalazku. Po pierwsze, do realizacji rozbudowanych struktur programowalnych. Po drugie, do implementacji algorytmów kryptograficznych - tam gdzie istnieje potrzeba zachowania uniwersalności programowania i jednocześnie ograniczenia wycieku informacji, związanego z korelującymi z obliczeniami zmianami prądu zasilania i pola elektromagnetycznego wokół układu. Po trzecie, do implementacji tzw. maskowania dla elementów algorytmów kryptograficznych - tzn. zamienne stosowanie różnych funkcji przez te same struktury arytmetyczne. Po czwarte, do efektywnej implementacji wielo wartościowych funkcji AND, NAND, OR i NOR.
Claims (4)
1. Prądowy układ programowalny zawierający programowalną matrycę kluczy połączeniowych, która to matryca zawiera pojedyncze ścieżki prądowe dla sygnałów prądowych, oraz ma dołączony zespół elementów wejściowych, zespół elementów wyjściowych oraz zespół elementów logicznych i/lub pamięciowych, znamienny tym, że zaprogramowana matryca kluczy połączeniowych (MKP) dla każdej ścieżki prądowej pojedynczego sygnału prądowego posiada drugą ścieżkę prądową dla symetrycznego i przeciwnego sygnału prądowego, oraz że dołączone do matrycy elementy są elementami o różnicowo-prądowych wejściach i/lub wyjściach.
2. Układ według zastrz. 1, znamienny tym, że posiada zespół elementów prądowych (ZP) dołączony do programowalnej matrycy kluczy połączeniowych (MKP), przy czym pojedynczy element prądowy (EP) tego zespołu stanowi parę przeciwsobnych źródeł prądowych.
3. Układ według zastrz. 1, znamienny tym, że zespół różnicowo-prądowych elementów logicznych i/lub pamięciowych (ZLP) dołączony do programowalnej matrycy kluczy połączeniowych (MKP) ma pojedynczy element (ELPl) będący różnicowo-prądową bramką (BR).
4. Układ według zastrz. 1, znamienny tym, że zespół różnicowo-prądowych elementów logicznych i/lub pamięciowych (ZLP) dołączony do programowalnej matrycy kluczy połączeniowych (MKP) ma pojedynczy element (ELP2) będący przerzutnikiem typu zatrzask (PM) stanowiącym podstawową komórkę pamięci różnicowego sygnału prądowego.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL388749A PL217206B1 (pl) | 2009-08-07 | 2009-08-07 | Prądowy układ programowalny |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL388749A PL217206B1 (pl) | 2009-08-07 | 2009-08-07 | Prądowy układ programowalny |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PL388749A1 PL388749A1 (pl) | 2011-02-14 |
| PL217206B1 true PL217206B1 (pl) | 2014-06-30 |
Family
ID=43798057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL388749A PL217206B1 (pl) | 2009-08-07 | 2009-08-07 | Prądowy układ programowalny |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL217206B1 (pl) |
-
2009
- 2009-08-07 PL PL388749A patent/PL217206B1/pl unknown
Also Published As
| Publication number | Publication date |
|---|---|
| PL388749A1 (pl) | 2011-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5875642B2 (ja) | 利用度の高い可変回路トポロジーを有する汎用論理アレー及び定出力の様々な論理ゲートを実現するロジスティク写像回路 | |
| Sen et al. | Towards modular design of reliable quantum-dot cellular automata logic circuit using multiplexers | |
| Kotiyal et al. | Mach-Zehnder interferometer based design of all optical reversible binary adder | |
| TWI552154B (zh) | 非揮發性奈米管可程式化邏輯元件及使用該元件之非揮發性奈米管場可程式化閘陣列(一) | |
| US8191026B2 (en) | Semiconductor integrated circuit and switch arranging and wiring method | |
| Roohi et al. | A novel architecture for quantum-dot cellular automata multiplexer | |
| TWI430398B (zh) | 半導體積體電路 | |
| KR102567233B1 (ko) | 다이스 래치들을 갖는 반도체 장치 | |
| US7772879B1 (en) | Logic module including versatile adder for FPGA | |
| KR940008264A (ko) | 프로그래머블 논리회로 | |
| Chaves et al. | Towards reversible QCA computers: Reversible gates and ALU | |
| Amiri et al. | QCA implementation of a mux-based FPGA CLB | |
| Ruslan | Universal logic cells to implement systems functions | |
| US8735857B2 (en) | Via-configurable high-performance logic block architecture | |
| JP6908120B2 (ja) | 論理集積回路 | |
| JPWO2017126544A1 (ja) | 再構成可能回路、再構成可能回路システム、および再構成可能回路の動作方法 | |
| Umira et al. | A novel comparator-a cryptographic design in quantum dot cellular automata | |
| PL217206B1 (pl) | Prądowy układ programowalny | |
| US7271488B2 (en) | Semiconductor integrated circuit | |
| Moradi et al. | An applicable high-efficient CNTFET-based full adder cell for practical environments | |
| JP4593346B2 (ja) | 汎用論理モジュール及びそれを有する回路 | |
| US7795911B2 (en) | Programmable gate array, switch box and logic unit for such an array | |
| Tang et al. | General design of reversible sequential machines based on reversible logic elements | |
| JP2009507414A (ja) | 半導体集積回路用論理モジュール | |
| Masoumi et al. | Nanoscale cryptography: opportunities and challenges |