PL182192B1

PL182192B1 - Karta rozszerzen w systemie komputerowym PL PL PL

Info

Publication number: PL182192B1
Application number: PL96323386A
Authority: PL
Inventors: Ariel Cohen; William G Holland; Joseph F Logan; Avi Parash
Original assignee: Ibm
Priority date: 1995-05-22
Filing date: 1996-05-03
Publication date: 2001-11-30
Also published as: CN1126044C; KR100264632B1; WO1996037852A1; PL182982B1; DE69604294T2; CN1185220A; US5737524A; PL323386A1; EP0836724B1; EP0836724A1; KR19980703853A; DE69604294D1; JPH09508228A; JP3364496B2

Abstract

1. Karta rozszerzen w systemie kompu- terowym zawierajaca mikroprocesor, pamiec nieulotna i generator zadan podlaczone do szyny lokalnej oraz uklad interfejsu szyny PCI wlaczony pomiedzy szyne lokalna i szy- ne PCI, przy czym uklad interfejsu szyny PCI zawiera rejestry konfiguracyjne dostepne dla mikroprocesora PCI na szynie PCI i mikro- procesora, znamienna tym, ze uklad interfe- jsu szyny PCI (12A) zawiera kontroler (31) reagujacy na sygnal zasilania i wstrzymujacy dostep mikroprocesora PCI (12B) do reje- strów konfiguracyjnych (24) az do wstepne- go zaladowania informacji konfiguracyjnych do rejestrów konfiguracyjnych (24) przez mikroprocesor (12B). Fig. 1 PL PL PL

Description

Przedmiotem wynalazku jest karta rozszerzeń w systemie komputerowym.

Znane jest zastosowanie interfejsu komunikacyjnego albo szyny wejścia/wyjścia do podłączania oddzielnych urządzeń, takich jak procesory, pamięć i urządzenia peryferyjne do systemu komputerowego.

Systemy komputerowe są stosowane nie tylko do wykonywania kilku oddzielnych zadań, ale również do wymiany informacji pomiędzy sobą. Aby wymieniać informacje, systemy komputerowe są połączone w sieć komputerową. Zwykła sieć komputerowa zawiera nośnik komunikacyjny i zbiór systemów komputerowych podłączonych do nośnika komunikacyjnego. Karta rozszerzeń łączy zwykle szynę systemu komputerowego z nośnikiem komunikacyjnym. Aby uczynić komputery bardziej atrakcyjnymi dla użytkowników¹, większość producentów poddaje standaryzacji konstrukcję swoich szyn komputerowych. Znane sąstandardowe szyny takie jak na przykład szyny ISA, EISA, czy Micro Channel™.

Szyna PCI jest kolejnąz szyn standardowych. Jest szyną32 albo 64-bitowąo dużej wydajności z multipleksowanymi liniami adresowania, sterowania i danych. Szyna PCI jest przeznaczona do łączenia ze sobą elementów peryferyjnych o dużym stopniu integracji, peryferyjnych kart rozszerzeń i podsystemów z procesorem i pamięcią. Specyfikacja szyny PCI jest przedsta182 192 wioną w dokumencie PCI Local Bus Specification, Production Version Revision 2.0, z 30 kwietnia 1993.

Aby uzyskać zgodność ze specyfikacją szyny PCI, od wszystkich kart rozszerzeń wymaga się, aby zawierały rejestry konfiguracyjne. Niektóre z rejestrów są „tylko do odczytu” i są stosowane przez procesor PCI, aby ustalić urządzenie i jego możliwości. Inne rejestry sąrejestrami odczytu/zapisu i są zapisywane przez procesor PCI. Rejestry odczytu/zapisu dostarczają informację do konfigurowania zasobów urządzeniowych, takich jak adresy wejścia/wyjścia, adresy pamięci, poziomy przerwania, wielkość liniowej pamięci podręcznej i tak dalej.

W typowej realizacji określone wartości są trwale ustawiane albo kodowane w rejestrach konfiguracyjnych służących tylko do odczytu. Wartości są zapamiętane w układzie wielkiej skali integracji na karcie rozszerzeń, łączącej się z szyną PCI. Wartości nazywane w dalszej części kodowanymi na stałe nie mogą zostać zmienione. W konsekwencji układu można używać do wskazywania jednej funkcji komputerowi PCI.

W niektórych przypadkach może być pożądane użycie tego samego układu w różnych zastosowaniach. Na przykład możliwe jest, że ktoś chce zastosować ten sam układ w karcie rozszerzeń ethemet i karcie rozszerzeń SCSI. Aby tak zrobić, trzeba byłoby załadować różne wartości do rejestru konfiguracyjnego, aby karta zgłosiła komputerowi PCI inny identyfikator urządzenia i informację o kodzie klasy dla każdego zastosowania. W innym przykładzie, w którym wymagane byłyby różne wartości w rejestrach konfiguracyjnych, producent może sprzedawać układ różnym sprzedawcom. Oczywiście każdy sprzedawca chciałby używać innej wartości identyfikującej sprzedawcę i moduł musiałby być w stanie zgłaszać różne wartości identyfikatora sprzedawcy do mikroprocesora PCI.

Oczywistym rozwiązaniem w tego typu sytuacjach jest dostarczenie nowej wersji układu przy każdym użyciu układu w nowym zastosowaniu albo przez różnych sprzedawców. Jednak z oczywistych powodów, jak na przykład koszt i opóźnienia produkcyjne, to oczywiste rozwiązanie byłoby nie do przyjęcia. W konsekwencji, potrzebne jest użycie pojedynczego układu albo modułu, zwanego w dalszej części układem interfejsu szyny PCI albo modułem interfejsu, do różnych zastosowań w systemie komputerowym szyny PCI.

Istotą karty rozszerzeń w systemie komputerowym, według wynalazku, zawierającą mikroprocesor, pamięć nieulotną i generator zadań podłączone do szyny lokalnej oraz układ interfejsu szyny PCI włączony pomiędzy szynę lokalną i szynę PCI, przy czym układ interfejsu szyny PCI zawiera rejestry konfiguracyjne dostępne dla mikroprocesora PCI na szynie PCI i mikroprocesora, jest to, że układ interfejsu szyny PCI zawiera kontroler reagujący na sygnał zasilania i wstrzymujący dostęp mikroprocesora PCI do rejestrów konfiguracyjnych aż do wstępnego załadowania informacji konfiguracyjnych do rejestrów konfiguracyjnych przez mikroprocesor.

Korzystnie generator zadań jest dostosowany do wykonywania żądanego zadania kontrolera komunikacyjnego, łączącego system komputerowy PCI z lokalną siecią komputerową (LAN).

Korzystnie sieć LAN obejmuje sieci Ethemet, token ring, FDDI albo ATM.

Korzystnie generator zadań jest dostosowany do wykonywania żądanego zadania kontrolera urządzenia.

Korzystnie kontroler urządzenia kontroluje ekran, multimedia, podzespół dysku albo podsystemy koprocesorowe.

Korzystnie kontroler układu interfejsu szyny PCI zawiera podrzędny kombinatoryczny układ logiczny PCI reagujący na zestaw sygnałów włączających, aktywujących wybrane linie sterujące szyny PCI systemu komputerowego PCI, oraz podrzędny automat stanu pCi reagujący na sygnał ostatecznego udzielenia dostępu i generujący zestaw sygnałów włączających.

Korzystnie sygnał ostatecznego udzielenia dostępu jest generowany z wyjścia obwodu logicznego OR i rejestru jednobitowego, przy czym wyjście rejestru jednobitowego jest dołączone do pierwszego wejścia obwodu logicznego OR, a drugie wejście obwodu logicznego OR jest dołączone do zacisku wejściowego układu interfejsu szyny PCI.

182 192

Zaletą karty rozszerzeń według wynalazku jest to, że zawiera ona uniwersalny interfejs do sprzęgania tej karty rozszerzeń z szyną PCI systemu komputerowego PCI.

Przedmiot wynalazku jest przedstawiony w przykładzie wykonania na rysunku, na którym fig. 1 przedstawia schemat blokowy systemu komputerowego z kartą rozszerzeń PCI, fig. 2 schemat blokowy karty rozszerzeń PCI, fig. 3 - schemat blokowy układu interfejsu szyny PCI, fig. 4 - schemat blokowy obwodu układu interfej su szyny PCI, fig. 5 - sieć działań przetwarzania wykonywanego przez mikroprocesor PCI i mikroprocesor karty rozszerzeń, aby skonfigurować i ustawić rejestry konfiguracyjne, fig. 6 - schemat blokowy kontrolera układu interfejsu szyny PCI, zaś fig. 7 przedstawia scehmat zdarzeń czasowych dla procedury wymiany wstępnej.

Figura 1 przedstawia schemat blokowy systemu komputerowego pCi 13. System komputerowy PCI 13 składa się z szyny PCI 10, karty rozszerzeń PCI 12 i mikroprocesora PCI 14. Mikroprocesor PCI 14 zawiera kilka produktów oprogramowania, obejmujących oprogramowanie konfiguracyjne 14A systemu PCI, system operacyjny 14B i kilka programów użytkowych 14C. Oprogramowanie konfiguracyjne 14A systemu komputerowego PCI 13 wykonuje funkcje potrzebne do sterowania rejestrami konfiguracyjnymi na karcie rozszerzeń PCi 12. Ogólnie, oprogramowanie konfiguracyjne 14A to część oprogramowania „BIOS” (podstawowego systemu wejścia/wyjścia), które wykonuje diagnostykę systemu po włączeniu i zapewnia różne procedury niskiegopoziomu do wspierania konfiguracji systemu i wejścia/wyjścia danych. Szyna PCI 10 jest nośnikiem komunikacyjnym dla systemów komputerowych. Mimo, że fig. 1 przedstawia kartę rozszerzeń PCI 12 jako jednostkę oddzielonąod systemu komputerowego PCI 13 w rzeczywistym przykładzie wykonania, karta rozszerzeń PCI 12 jest zamontowana w gnieździe rozszerzeń pod pokrywą systemu komputerowego PCI 13.

Odnosząc się nadal do fig. 1, karta rozszerzeń PCI 12 zawiera w szczególności układ interfejsu szyny PCI 12A, który jest sprzężony z szyną PCI 10. Układ interfejsu szyny PCI 12A jest układem uniwersalnym, który może być stosowany do łączenia ze sobą różnych typów karty rozszerzeń PCI 12 z szynąPCI 10. Karta rozszerzeń PCI 12 zawiera mikroprocesor 12B z szyną lokalną 12C. Szyna lokalna 12C łączy ze sobą układ interfejsu szyny PCI 12A, pamięć nieulotną 12D, pamięć o dostępie bezpośrednim (RAM) 12E i generator zadań wejścia/wyjścia (I/O) 12F. Generator zadań 12F jest podsystemem tej karty rozszerzeń PCI i wykonuje funkcje wymagane do spełnienia żądanego zadania. Dla przykładu, generator zadań 12F może być kartą komunikacyjną do przyłączania systemu komputerowego PCI 13 do sieci lokalnej (LAN), takiej jak token ring, ethemet, FDDI i podobne typy sieci lokalnych.

Ogólnie mówiąc, generatory zdań, które można łączyć z układem interfejsu szyny PCI, obejmująkontrolery komunikacyjne (ethemet, token ring, FDDI, ATM i tak dalej) karty graficzne (VGA, XGA i tak dalej), urządzenia multimedialne (video, audio, CD-ROM i tak dalej, podsystemy dyskowe (IDE, SCSI, RAID u tak dalej) oraz podsystemy koprocesorowe (Pentium, Power PC i tak dalej).

Należy zauważyć, że wszystkie te zastosowania mogą zostać zrealizowane przez karty rozszerzeń PCI, przy czym układ interfejsu szyny 12A można stosować wraz z każdą z kart rozszerzeń i wykonuje on funkcję interfejsu szyny wymaganą dla karty rozszerzeń, aby działała na szynie PCI 12A.

Na figurze 2 przedstawiono schemat blokowy układu interfejsu szyny PCI 12A na poziomie karty. Układ interfejsu szyny PCI 12A zawiera interfejs szyny PCI 16 do podłączania do szyny PCI 10. Interfejs szyny lokalnej 18 łączy układ interfejsu szyny PCI12A zszynąlokalnąl2C. Pomiędzy interfej sem szyny PCI 16 i interfej sem szyny lokalnej 18 podłączone sąukład logiczny i przekazu danych 20, rejestry funkcyjne 22 i rejestr konfiguracyjny PCI 24. Układ logiczny i przekazu danych 20 jest głównym torem wymiany danych pomiędzy szynąPCI 10 i kartą rozszerzeń PCI 12. Układ logiczny i przekazu danych 20 obejmuje także bufor FIFO 20A, który przenosi dane z interfejsu szyny lokalnej 18 do interfejsu szyny PCI 16. Podobnie bufor 20B przenosi dane w kierunku przeciwnym. Rejestry konfiguracyjne PCI 24 mogąbyć zapisywane i odczytywane przez procesor systemowy PCI wykonujący oprogramowanie konfiguracyjne 14A systemu komputerowego PCI 13 (fig. 1) poprzez szynę PCI 10. Informacje zapisane do tych rejestrów konfigurują zasoby będące urządzeniami, jak adres I/O, adres pamięci, poziom przerwania, linia pamięci podręcznej czy wielkość urządzenia, które karta rozszerzeń PCI 12 łączy z systemem komputerowym PCI 13.

Rejestry konfiguracyjne 24 zawierają decydujące informacje dla oprogramowania konfiguracyjnego 14A (fig. 1), wykorzystywane do indentyfikacji urządzenia i zrozumienia sposobu jego konfiguracji. Standardy PCI wymagają listy rejestrów konfiguracyjnych służących tylko do odczytu. Lista ta nie jest wcale wyczerpująca, a wynalazek ma na celu obejmowanie podanych rejestrów i rejestrów innych typów, potrzebnych do podłączenia karty rozszerzeń PCI do szyny PCI. Wśród rejestrów architektury PCI służących tylko do odczytu znajdują się:

Identyfikator sprzedawcy - rejestr 16-bitowy identyfikujący sprzedawcę produkującego urządzenie.

Identyfikator urządzenia - rejestr 16-bitowy stosowany przez sprzedawców do jednoznacznego identyfikowania każdego typu oferowanych przez nich urządzeń.

Identyfikator wersji - rejestr 8-bitowy, który może być używany przez sprzedawców do identyfikacji numeru wersji urządzenia.

Kod klasy - rejestr 24-bitowy, który identyfikuje ogólną funkcję urządzenia (karta graficzna, karta sieciowa, urządzenie mostkowe i tak dalej).

Bazowe rejestry adresowe - zawierająbity służące tylko do odczytu, oznaczające wymagania urządzeń co do wejścia/wyjścia I/O i mapowania pamięci.

Rejestr linii przerwania - rejestr 8-bitowy stosowany do przekazywania wymagań kierujących linii przerwania.

Rejestry minimalnego czasu przydziału i maksymalnego ukrycia zegera - rejetsry 8-bitowe określające żądane ustawienia urządzenia dla ukrytego zegara.

Jak będzie opisane poniżej, wartości rejestrów konfiguracyjnych PCI 24 są ustawiane dynamicznie przez mikroprocesor 12B i pamięć nieulotnąl2D. W konsekwencji, można stosować ten sam układ interfejsu szyny PCI 12A z kilkoma różnymi typami kart rozszerzeń PCI.

Rejestry funkcyjne 22 są rejestrami oddzielonymi od rejestrów konfiguracyjnych PCI 24. Dostęp do nich ma tylko określone oprogramowanie użytkowe, jak sterownik urządzenia tokenring. Udostępniająone funkcje przerwań i stanu, funkcje sterowania DMA i możliwości konfiguracyjne dla operacji, które nie są podane jako część specyfikacji PCI.

Na figurze 3 przedstawiono szczegółowy schemat blokowy układu interfejsu szyny PCI 12A podłączonego do szyny PCI 10 i szyny lokalnej 12C karty rozszerzeń. Na tej figurze pokazane są rejestry konfiguracyjne PCI, które są rejestrami programowalnymi zapisywanymi przez mikroprocesor 12B (fig. 2) poprzez szynę lokalną 12C karty rozszerzeń. Ponadto pokazany jest również rejestr udzielania dostępu PCI, który steruje dostępem procesora PCI do rejestru konfiguracyjnego PCI. Jak zostanie wyjaśnione w dalszej części, rejestr udzielania dostępu PCI jest rejestrem jednobitowym, przy czym można wykorzystać inne typy rejestrów konfiguracyjnych do dostarczenia tej samej funkcji.

Odnosząc się do fig. 3, interfejs szyny PCI 16 zawiera logiczny układ nadrzędny 16A szyny PCI i logiczny układ podrzędny 16B szyny PCI. Logiczny układ nadrzędny 16A szyny PCI wykonuje seryjne przekazywanie danych pomiędzy szyną PCI 10 i rejestrem FIFO wewnątrz układu interfejsu szyny PCI 12A. Inicjalizuje przekazy po szynie PCI 10 żądając dostępu do szyny od logicznego układu arbitrażowego (nie pokazanego) systemu PCI, który istnieje jako część wszystkich systemów szyny PCI. Logiczny układ podrzędny szyny PCI 16B odpowiada jako cel cykli szyny PCI 10 zainicjalizowanych przez inne urządzenie nadrzędne szyny, takie jak procesor systemowy PCI. Zapewnia wymaganą wymianę wstępną sygnałów sterujących na szynie PCI 10, umożliwiając procesorowi systemowemu PCI odczyt zapis rejestrów w układzie interfejsu szyny PCI.

Podobnie od interfejsu szyny PCI 16, lokalna szyna 18 zawiera logiczny układ nadrzędny 18A szyny lokalnej i logiczny układ podrzędny 18B szyny lokalnej. Logiczny układ nadrzędny 18A szyny lokalnej wykonuje seryjne przekazy danych pomiędzy wewnętrzną szyną rozszerzeń 12A i rejestrem FIFO wewnątrz układu interfejsu szyny PCI 12A. Logiczny układ podrzędny 18B

182 192 szyny lokalnej obsługuje operacje odczytywania i zapisywania rejestrów z mikroprocesora 12B karty rozszerzeń 12.

Odnosząc się nadal do fig. 3, obwód logiczny OR 21 ma wyjście podłączone do logicznego układu podrzędnego szyny PCI 16B i dwa wejścia, z których jedno jest podłączone przewodem 26 do rejestru udzielania dostępu PCI 28, a drugie przewodem 23 do końcówki 22. Końcówka 22 jest podłączona do zewnętrznego układu udzielania dostępu PCI i jest pokazana schematycznie jako przerywane linie na fig. 3. Jak zostanie wyjaśnione w dalszej części, gdy sygnał wyjściowy z obwodu logicznego OR 21 jest aktywny, mikroprocesor PCI 14 może uzyskać dostęp do rejestrów konfiguracyjnych PCI 24 po szynie PCI 10. Jeżeli sygnał wyjściowy z obwodu lokalnego OR 21 jest nieaktywny, dostęp do rejestrów konfiguracyjnych PCI 24 jest zablokowany dla mikroprocesora PCI 14. Stan sygnału z obwodu logicznego OR 21 jest sterowany przez bit w rejestrze udzielania dostępu PCI 25, który jest ustawiany przez mikroprocesor 12b (fig. 2) albo końcówkę 22 w układzie interfejsu szyny PCI 12A.

Na figurze 4 przedstawiono układ logiczny, który umożliwia mikroprocesorowi 12B (fig. 1) zapis danych do rejestru konfiguracyjnego PCI 24, podczas gdy mikroprocesor PCI 14 (fig. 1) ma wstrzymany dostęp do rejestrów konfiguracyjnych PCI 24. Po zakończeniu zapisu i ustawieniu na końcówce 22 bitu udzielenia dostępu PCI w rejestrze udzielenia dostępu pCi 28, wstrzymywanemu poprzednio mikroprocesorowi PCI 14 udziela się jednak pozwolenia na dostęp do wszystkich rejestrów w układzie interfejsu szyny PCI 12A.

Zestaw linii danych, na szynie PCI zwany szyna danych PCI 10A. łączy rejestry konfiguracyjne PCI z szynąPCI 10. Linia architektury sterowania zwana liniąPCI-RST# łączy rejestr udzielania dostępu 28 z szynąPCI 10. Na koniec, zestaw linii sygnałowych sterowania PCI, potrzebny do aktywacji funkcji ponownej próby szyny PCI, łączy szynę PCI 10 z kontrolerem 31 układu interfejsu szyny PCI 12a, który jest automatem stanu i logicznym układem kombinatorycznym PCI.

Wejście kontrolera 31 jest połączone linią sygnałową ostatecznego udzielenia dostępu 32 z obwodem logicznym OR 21. Sygnały na przewodzie 23 zostałyjuż opisane w odniesieniu do fig. 3.

Na figurze 5 przedstawiono sieć działań przy współdziałaniu pomiędzy mikroprocesorem systemowym PCI próbującym uzyskać dostęp do rejestrów konfiguracyjnych karty rozszerzeń PCI i mikroprocesorem karty rozszerzeń PCI ładującym wstępnie rejestry konfiguracyjne PCI. Podsumowując, przy włączaniu zasilania, systemowe oprogramowanie konfiguracyjne PCI wykonane w mikroprocesorze PCI, w etapie 42, próbuje wejść do rejestrów konfiguracyjnych karty rozszerzeń PCI (umieszczonych w układzie interfejsu szyny PCI). Dostęp mikroprocesora systemowego PCI jest odmawiany aż do zapisania bitu udzielania dostępu PCI w układzie interfejsu szyny PCI przez mikroprocesor karty rozszerzeń. Odmowa umożliwia mikroprocesorowi karty rozszerzeń PCI zakończenie operacji wstępnego ładowania rejestrów konfiguracyjnych zanim systemowe oprogramowanie konfiguracyjne PCI będzie mogło uzyskać dostęp do rejestrów konfiguracyjnych.

Bardziej szczegółowo, proces przetwarzania zaczyna się, gdy włączane jest zasilanie systemu PCI (etap 34). Karta rozszerzeń PCI z jej rejestrem konfiguracyjnym jest pokazana schematycznie jako 36. Po włączeniu zasilania procesor systemowy PCI w etapie 42 próbuj e uzyskać dostęp do rejestrów konfiguracyjnych poprzez linie oznaczone „Odczyt i zapis konfiguracji”. Próby te sąuniemożliwiane, a uniemożliwienie jest pokazane schematycznie za pomocą linii nazywanych ponowną próbą. Podczas tego przedziału czasowego, w etapie 38, mikroprocesor karty rozszerzeń PCI uzyskuje informację z nieulotnej pamięci ROM na karcie i zapisuje odpowiednie rejestry konfiguracyjne zapamiętaną wcześniej informacją pobraną z pamięci nieulotnej (etap 38). Gdy zostanie to zakończone, mikroprocesor karty rozszerzeń PCI (etap 40) zapisze bit udzielania dostępu PCI, który umożliwia procesorowi systemowemu PCI (etap 42) wyj ście z trybu ponownej próby i dostęp do rejestrów na karcie rozszerzeń. Dostęp do rejestru jest wskazany przez podwójną strzałkę oznaczoną „Odczyt albo zapis konfiguracji” na fig. 5. Po zakończeniu funkcji odczytywania albo zapisywania rejestrów, konfiguracja karty rozszerzeń PCI jest zakończona i system jest teraz w stanie komunikacji z urządzeniem, które karta rozszerzeń łączy z szynąPCI.

182 192

Na figurze 6 przedstawiono szczegółowo schemat blokowy kontrolera interfejsu szyny PCI. Funkcje kontrolera interfejsu szyny PCI służą częściowo do generowania sygnałów sterujących, które przedstawiają mikroprocesor PCI do stanu „ponownej próby” i uniemożliwiają mikroprocesorowi PCI dostęp do rejestrów w układzie interfejsu szyny PCI 12A. Elementy na fig. 6, które są podobne do elementów opisanych poprzednio, nie są oznaczone i nie będą omawiane. Kontroler interfejsu szyny PCI składa się z podrzędnego kombinatorycznego układu logicznego PCI 44 i podrzędnego automatu stanu PCI 46. Podrzędny kombinatoryczny układ logiczny PCI 44 dekoduje sygnały sterujące (PCI FRAME# i pCl IRDY#) na szynie PCI 10 i sygnalizuje podrzędnemu automatowi stanu PCI 46, że operacja odczytu albo zapisu rejestru została zainicjalizowana przez mikroprocesor systemowy PCI dla układu interfejsu szyny PCI 12A. Podrzędny automat stanu PCI 46 przechodzi następnie kolejno przez stany wymagane do obsługi operacji odczytu albo zapisu. Podrzędny kombinatoryczny układ logiczny PCI 44 dekoduje sygnały wyjściowe podrzędnego automatu stanu PCI 46 i odpowiada aktywując sygnały sterujące (PCI DEVSEL#, PCI IRDY# i PCI STOP#) na szynie PCI 10, aby zasygnalizować mikroprocesorowi systemowemu PCI, że cykl szyny został zakończony.

Jeżeli sygnał ostatecznego udzielenia dostępu na linii ostatecznego udzielenia dostępu 32 jest w nieaktywnym stanie niskim, podrzędny automat stanu 46 PCI odpowie przez zasygnalizowanie stanu „ponownej próby” w odpowiedzi na operację odczytu albo zapisu mikroprocesora systemowego PCI. Przy użyciu sygnałów wyjściowych podrzędnego automatu stanu PCI 46, podrzędny kombinatoryczny układ logiczny PCI 44 sygnalizuje stan ponownej próby aktywując sygnały PCI DEVSEL# i PCI STOP# i wyłączając sygnał PCI TRDY#. Mikroprocesor systemowy PCI wykorzystuje tę sekwencję sygnałów jako wskazanie, że odmówiono dostępu do rejestrów i transakcja szyny musi być „próbowana ponownie” w czasie późniejszym. Jeżeli sygnał ostatecznego udzielenia dostępu 32 jest w aktywnym stanie wysokim, podrzędny automat stanu PCI 46 i kombinatoryczny układ logiczny 44 odpowiadają zwykłą transakcją szyny aktywując sygnały PCI DEVsEl# i PCI TRDY#. Mikroprocesor systemowy PCI wykorzystuje tę sekwencję sygnałów jako wskazanie, że dostęp dla odczytu albo zapisu do rejestrów został zakończony normalnie. Dokładne sekwencje sygnałów wymagane dla „ponownej próby” i normalnego odczytu i zapisu transakcji szyny są określone w specyfikacji szyny lokalnej PCI 12C w wersji produkcyjnej.

N a figurze 7 przedstawiono schemat zdarzeń czasowych dla procedury wymiany wstępnej, która jest wykonywana pomiędzy mikroprocesorem PCI i układem interfejsu szyny PCI 12A (fig. 6). Procedura wymiany wstępnej jest wymagana do wymuszenia przejścia mikroprocesora PCI w tryb ponownej próby. Tryb ponownej próby jest wywoływany, gdy urządzenie podrzędne, takie jak kontroler interfejsu szyny PCI, nie jest gotowe do komunikacji z urządzeniem głównym, takim jak mikroprocesor PCI. Sygnały wymagane dla tej procedury są podane w podanej wyżej specyfikacji PCI. Sygnały obejmują sygnał zegarowy, Frame#, IRDY#, TRDY#, STOP# i DEVSEL#. Sygnały oznaczone przez Frame# i IRDY# są wysyłane na szynę PCI przez mikroprocesor PCI, gdy żąda on dostępu do rejestru konfiguracyjnego w układzie interfejsu szyny PCI. Sygnały, TRDY#, STOP# oraz DEVSEL# są sygnałami generowanymi przez układ interfejsu szyny PCI w odpowiedni na sygnały wysłane z mikroprocesora PCI. Podane sygnały i kierunek przepływu są pokazane na fig. 6. Liczby 1, 2, 3 4 i 5 oznaczają momenty czasowe, gdy układ interfejsu szyny PCI próbkuje sygnał wysyłany z mikroprocesora PCI. Podobnie, okręgi oznaczone przez A, B i C wskazują zdarzenia, gdy jedno urządzenie inicjalizuje pewną akcję i reakcję z innego urządzenia. Na przykład, zdarzenie A jest inicjalizowane przez kontroler układu interfejsu szyny PCI, a zdarzenie B jest odpowiedzią z mikroprocesora PCI. Przy odniesieniu do odpowiednich sygnałów, gdy sygnał nazywany STOP# jest niski, sygnał IRDY# jest włączany. Inne zdarzenia pokazane przez C przebiegają w podobny sposób,. Na końcu, cykli ponownej próby jest kończony w momencie czasowym 5 i jest pokazany dwoma strzałkami, wskazującymi kierunki przeciwne.

W rozwiązaniu według wynalazku mikroprocesor 12B (fig. 1). Na karcie rozszerzeń PCI ładuje wstępnie jednoznaczne wartości do służącego tylko do odczytu rejestru konfiguracyjnego

182 192

PCI na karcie rozszerzeń, zanim wspomniane rejestry będą dostępne dla systemowego oprogramowania konfiguracyjnego PCI. W konsekwencji, można stosować wspólny układ interfejsu szyny PCI dla wszystkich kart rozszerzeń produkowanych przez różnych sprzedawców i realizujących różne typy funkcji.

W szczególności, mikroprocesor 12B i pamięć nielotna 12D są zwykle częścią integralnych elementów na karcie rozszerzeń 12. Mikroprocesor 12B i pamięć nielotna 12a są umieszczone na szynie lokalnej 12C karty rozszerzeń 12. Szyna ta jest oddzielona od szyny PCI 10 za pomocąukładu interfejsu szyny PCI 12A. Gdy system komputerowy PCI 13 zostanie włączony, sygnał na linii PCI-RST# (fig. 4) ustala bit udzielania dostępu PCI w rejestrze jednobitowym, 30 na zero. Jednocześnie podrzędny automat stanu PCI i układ kombinatoryczny jako kontroler 31 w układzie interfejsu szyny PCI 12A, aktywuje wybrane linie sygnałowe sterowania PCI, co powoduje wejście mikroprocesora PCI 14 w tak zwany „tryb ponownej próby” i nie będzie on miał dostępu do rejestrów w układzie interfejsu szyny PCI 12A.

W międzyczasie, gdy mikroprocesorowi PCI 14 odmówi się dostępu do rejestrów w układzie interfejsu szyny PCI 12A, mikroprocesor 12B po wyzerowaniu systemu komputerowego PCI 13 przez włączenie, wykona kod, który odczytuje przypisane wartości rejestru konfiguracyjnego PCI 24 służącego tylko do odczytu z zaprogramowanego miej sca w pamięci nieulotnej 12D (fig. 1), na przykład, może być pamięcią FLASH, RAM, ROM i tak dalej. Mikroprocesor 12B zapisuje następnie jednoznaczne wartości do rejestru konfiguracyjnego PCI 24 w układzie interfejsu szyny PCI 12A. Aby zwolnić stan ponownej próby, powodujący że mikroprocesor PCI 24 nie ma dostępu do rejestrów konfiguracyjnych i innych w układzie interfejsu szyny PCI 12A, mikroprocesor 12B zapisuje bit udzielania dostępu PCI (fig. 4). Zapisanie tego bitu powoduje, że sygnał ostatecznego dostępu na linii sygnałowej statecznego udzielenia dostępu 32 staje się aktywny i podrzędny automat stanu PCI i logiczny układ kombinatorycznyjako kontroler 31 wyłącza aktywowane poprzednio sterujące linie sygnałowe PCI. To z kolei umożliwia mikroprocesorowi PCI 14 dostęp do rejestrów konfiguracyjnych. Wszelki dostęp do tych rejestrów jest sterowany przez konfiguracyjne oprogramowanie systemowe 14A wykonywane w mikroprocesorze systemowym PCI 14 (fig. 1).

Może być pożądane użycie układu interfejsu szyny PCI 12A również w zastosowaniach, w których na karcie rozszerzeń 12 nie ma mikroprocesora ani pamięci nieulotnej. Może być również pożądane wykorzystanie układu w specjalistycznym zastosowaniu, w którym dokładne wartości zawarte w rejestrach konfiguracyjnych służących tylko do odczytu nie sądecydujące. W każdym przypadku wynalazek umożliwia, aby funkcja bitu udzielania dostępu PCI była przykrywana przez końcówkę wejściową 22 (fig. 4) w układzie interfejsu szyny PCI 12A. Jeżeli na końcówce 22 przykrywania dostępu PCI jest nieaktywny stan wysoki, to końcówka ta, aby ponowne próby dostępu konfiguracyjnego PCI były sterowane przez bit udzielania dostępu PCI jak opisano wyżej. Jeżeli na tej końcówce jest niski stan aktywny, to końcówka przykryje funkcję bitu udzielania dostępu PCI i umożliwi zwykłą obsługę całego dostępu konfiguracyjnego z szyny PCI 10 bez ponownej próby. W tym przypadku wykorzystuje się domyślne wartości rejestrów konfiguracyjnych PCI 24 służących tylko do odczytu przy włączaniu zasilania i nie udostępnia się możliwości ładowania jednoznacznych wartości.

182 192

Fig. 2

182 192

Fig.3

182 192

A

Fig. 4

182 192 __

PROCESOR SYSTEMOWY PCI KONFIGURUJE KARTĘ ROZSZERZEŃ PCI DOSTĘP DO KONFIGURACJI JEST TYMCZASOWO ZABLOKOWANY ALBO „COFNIĘTY PRZEZ KARTĘ ROZSZERZEŃ

DOSTĘP DO KONFIGURACJI JEST DOZWOLONY, GDY MIKROPROCESOR NA KARCIE ROZSZERZEŃ UKOŃCZY ŁADOWANIE WSTEPNE REJESTRÓW KONFIGURACYJNYCH

WŁĄCZENIE ZASILANIA SYSTEMU PCI

POCZYT ALBO ZAPIS KONFI.tURACJI Ί _; PONOWNA PROCA I ODCZYT ALBO ZAPIS KON~ ^FiguracjiponqwnaproJ

ODCZYT ALBO ZAPIS KONFIGURACJI . PONOWNA PRÓBA

ODCZYT ALBO ZAPIS

KONFIGURACJI

I ł

I

OOCZYT AL80 ZAPIS

KONFIGURACJI _z³⁶ i ' Ί „ZAPIS KONI FIGURACJI { REJESTRY t* 1 KONFIGURA-J | CYJNE L I KARTY I ROZSZERZEŃ

ZAPIS KONFIGURACJI i

ZAPIS KONFIGURACJI

ZAPIS l REJESTRU

-I

ł_i

KONFIGURACJA KARTY ROZSZERZEŃ PCI ZAKOŃCZONA

Fig. 5

182 192

4ΖΑ

42C

Fig. 6

182 192

Fig. 7

SYSTEM

Fig.1

Departament Wydawnictw UP RP. Nakład 60 egz.

Cena 4,00 zł.

Claims

Zastrzeżenia patentowe

1. Karta rozszerzeń w systemie komputerowym zawierająca mikroprocesor, pamięć nieulotnąi generator zadań podłączone do szyny lokalnej oraz układ interfejsu szyny PCI włączony pomiędzy szynę lokalną i szynę PCI, przy czym układ interfejsu szyny PCI zawiera rejestry konfiguracyjne dostępne dla mikroprocesora PCI na szynie PCI i mikroprocesora, znamienna tym, że układ interfejsu szyny PCI (12A) zawiera kontroler (31) reagujący na sygnał zasilania i wstrzymujący dostęp mikroprocesora PCI (12B) do rejestrów konfiguracyjnych (24) aż do wstępnego załadowania informacji konfiguracyjnych do rejestrów konfiguracyjnych (24) przez mikroprocesor (12B).
2. Karta według zastrz. 1, znamienna tym, że generator zadań (12F) jest dostosowany do wykonywania żądanego zadania kontrolera komunikacyjnego, łączącego system komputerowy PCI (13) z lokalną siecią komputerową (LAN).
3. Karta według zastrz. 2, znamienna tym, że sieć LAN obejmuje sieci Ethernet, token, ring, FDDI albo ATM.
4. Karta według zastrz. 1, znamienna tym, że generator zadań (12F) jest dostosowany do wykonywania żądanego zadania kontrolera urządzenia.
5. Karta według zastrz. 4, znamienna tym, że kontroler urządzenia kontroluje ekran, multimedia, podzespół dysku albo podsystemy koprocesorowe.
6. Karta rozszerzeń według zastrz. 1, znamienna tym, że kontroler (31) układu interfejsu szyny PCI (12A) zawiera podrzędny kombinatoryczny układ logiczny PCI (44) reagujący na zestaw sygnałów włączających, aktywujących wybrane linie sterujące szyny PCI (10) systemu komputerowego PCI (13), oraz podrzędny automat stanu PCI (46) reagujący na sygnał ostatecznego udzielenia dostępu i generujący zestaw sygnałów włączających.
7. Karta według zastrz. 6, znamienna tym, że sygnał ostatecznego udzielenia dostępu jest generowany z wyjścia obwodu logicznego OR (21) i rejestru jednobitowego (30), przy czym wyjście rejestru jednobitowego (30) jest dołączone do pierwszego wejścia obwodu logicznego OR (21), a drugie wejście obwodu logicznego OR (21) jest dołączone do zacisku wejściowego układu interfejsu szyny PCI (12A).

* * *