PL165636B1 - Układ do generacji przebiegu o modulowanym czasie trwania Impulsów - Google Patents
Układ do generacji przebiegu o modulowanym czasie trwania ImpulsówInfo
- Publication number
- PL165636B1 PL165636B1 PL28960491A PL28960491A PL165636B1 PL 165636 B1 PL165636 B1 PL 165636B1 PL 28960491 A PL28960491 A PL 28960491A PL 28960491 A PL28960491 A PL 28960491A PL 165636 B1 PL165636 B1 PL 165636B1
- Authority
- PL
- Poland
- Prior art keywords
- block
- input
- output
- control block
- summing
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
Układ generacji przebiegu o modulowanym czasie trwania impulsów, zawierający wejściowy blok1 kształtujący·, blok decyzyjny, blok sterujący i wyjściowy ' ' element dwustanowy korzystnie logiczny, znamienny tym, że zawiera blok sumujący (3) i człon opóźniający (5), przy czym blok sumujący (3).blok decyzyjny (4) 1 człon opóźniający (5) tworzą układ zamkniętej pętli, sprzężonej z wymienionym zewnętrznym blokiem sterującym (6). przy czym, wyjście wejściowego bloku kształtującego (1) załączone jest jednocześnie do jednego z dwu wejść bloku sumującego (3), stanowiącego wejście zamkniętej pętli, do jednego z dwu wejść wyjściowego elementu dwustanowego (2) oraz do bloku sterującego (6), do Jego wejścia sterującego wpisem do tego bloku zewnętrznego słowa kodującego (SK) otrzymanego według dowolnej reguły kodowej, zaś wyjście bloku sumującego (3) załączone jest do Jednego z dwu wejść sygnałowych bloku decyzyjnego (4), do którego drugiego wejścia sygnałowego przyłączone jest wyjście bloku sterującego (6).jednocześnie blok decyzyjny (4) ma dwa wyjścia sygnałowe, z których jedno, stanowiące wyjście tddadu pętii. załączząnejestdo długiego wejścia nwjściowego elementu dwustanowego (2). zaś drugie załączone jest bezpośrednio do drugiego wejścia bloku sterującego (6) i jednocześnie poprzez człon opóźniający (5) do drugiego wejścia bloku sumującego (3), zaś wyjście (WY] całego układu stanowi wyjście elementu dwustanowego (2), przy czym człon opóźniający (5) ma na drugie wejście załączony sygnał informacyjny (SI), zmienny w ten sposób, że najmniejsza wartość sygnału informacyjnego odpowiada najmniejszemu, różnemu od zera, czasowi opóźnienia pętli.
Description
Przedmiotem wynalazku jest układ do generacji przebiegu o modulowanym czasie trwania impulsów, proporcjonalnym do iloczynu sygnału informacyjnego i słów kodujących, przeznaczony dla zastosowania w cyfrowych układach modulacji i utajniania informacji, głównie w modulatorach czasu trwania impulsów, modulatora kąta, systemach szerokopasmowych, telemetrii i tym podobnych.
Dotychczas znane układy do generacji przebiegu o modulowanym czasie trwania, proporcjonalnym do iloczynu sygnału informacyjnego i słów kodujących opierają się o zasadę bezpośredniego mnożenia sygnałów informacyjnego i kodującego, a następnie wykorzystania sygnału będącego wynikiem tego mnożenia do sterowania układu typowego modulatora czasu trwania impulsów. Wadą tych rozwiązań jest znaczna zależność układu wynikająca z konieczności stosowania odrębnego układu mnożącego cyfrowego lub anologowego.
W przypadku kodowania cyfrowego istnieje dodatkowo konieczność zamiany analogowej postaci sygnału informacyjnego na postać cyfrową z wymaganą dokładnością i szybkością, co w sposób istotny dodatkowo zwiększa koszty układu o koszty przetwornika a/c.
W układzie do generacji przebiegu o modulowanym czasie trwania impulsów, według wynalazku zawierającym wejściowy blok kształtujący, blok decyzyjny, blok sterujący i wyjściowy element dwustanowy, istota rozwiązania polega na tym, że zawiera blok sumujący (3), i człon opóźniający (5) przy czym blok sumujący (3), blok decyzyjny (4) i człon opóźniający (5) tworzą układ zamkniętej pętli, sprzężony z wymienionym zewnętrznym blokiem sterującym, zaś wyjście bloku kształtującego (1) załączonejest do jednego z dwu wejść sumującego, stanowiącego wejście zamkniętej pętli, do jednego z dwu wejść wyjściowego elementu dwustanowego oraz do bloku sterującego pętli do jego wejścia sterującego wpisem do tego bloku zewnętrznego słowa kodującego. Wyjście bloku sumującego załączonejest do jednego z dwu wejść sygnałowych bloku decyzyjnego, do którego drugiego wejścia sygnałowego przyłączone jest wyjście
165 636 bloku sterującego. Jednocześnie blok decyzyjny ma dwa sygnałowe wyjścia, z których jedno, stanowiące wyjście z pętli, załączone jest do drugiego wejścia wyjściowego elementu dwustanowego, zaś drugie przyłączone jest bezpośrednio do drugiego wejścia bloku sterującego i jednocześnie, poprzez człon opóźniający pętli, do drugiego wejścia bloku sumującego, zaś wyjście wyjściowego elementu dwustanowego stanowi wyjście całego układu. Człon opóźniający ma na drugie wejście załączony zewnętrzny sygnał informacyjny, który jest zmienny w ten sposób, że najmniejsza wartość sygnału informacyjnego odpowiada najmniejszemu różnemu od zera, czasowi opóźnienia pętli.
Rozwiązanie według wynalazku umożliwia utajnienie sygnału użytecznego w sygnale o modulowanym czasie trwania. Dzięki uzależnieniu czasu trwania impulsów od iloczynu sygnału informacyjnego i słów kodujących uzyskuje się system znacznie odporniejszy na wydzielenie kodu i sygnału informacyjnego od systemów znanych, w których czas trwania impulsów jest proporcjonalny do sumy sygnału informacyjnego i słów kodujących. Scalenie programowanego układu zapewnia znaczne obniżenie kosztów układu realizującego opisaną funkcję.
Przedmiot wynalazku został objaśniony na przykładzie realizacji, przedstawionym na rysunku, na którym pokazano schemat blokowy układu według wynalazku.
Układ składa się z wejściowego bloku kształtującego 1, wytwarzającego pod wpływem każdego narastającego zbocza fali nośnej impuls o bardzo krótkim czasie trwania, z układu mającego postać zamkniętej pętli, oraz z wyjściowego elementu dwustanowego 2, korzystnie logicznego. Układ zamkniętej pętli składa się z bloku sumującego 3, bloku decyzyjnego 4 i członu opóźniającego 5 i jest wyposażony w zewnętrzny blok sterujący 6. Wyjście wejściowego bloku kształtującego 1 załączone jest jednocześnie do jednego z dwu wejść bloku sumującego 3, stanowiącego wejście zamkniętej pętli, do jednego z dwu wejść wyjściowego elementu dwustanowego 2 oraz do bloku sterującego 6 do jego wejścia sterującego wpisem do tego bloku zewnętrznego słowa kodującego SK, wyznaczającego liczbę obiegów impulsu o bardzo krótkim czasie trwania w zamkniętej pętli. Wyjście bloku sumującego 3 załączone jest do jednego z dwu wejść sygnałowych bloku decyzyjnego 4, do którego drugiego wejścia sygnałowego przyłączone jest wyjście bloku sterującego 6. Jednocześnie blok decyzyjny 4 ma dwa wyjścia sygnałowe, z których jedno, stanowiące wyjście układu zamkniętej pętli, załączone jest do drugiego wejścia wyjściowego elementu dwustanowego 2, zaś drugie załączone jest bezpośrednio do drugiego wejścia bloku sterującego 6 i jednocześnie, poprzez człon opóźniający 5, do drugiego wejścia bloku sumującego 3. Wyjście WY całego układu stanowi wyjście elementu dwustanowego 2. Człon opóźniający 5 sterowany jest zewnętrznym sygnałem informacyjnym SI.
Wejściowy blok kształtujący 1 może stanowić przerzutnik monostabilny, który pod wpływem każdego narastającego zbocza fali nośnej generuje impuls o bardzo krótkim czasie trwania, mniejszym od czasu opóźnienia wnoszonego przez człon opóźniający 5. Blok sumujący 3 realizuje funkcję sumy logicznej. Blok decyzyjny 4 stanowi zespół bramek, wyznaczający w zależności od stanu wyjścia bloku sterującego 6 dalszą drogę impulsu o bardzo krótkim czasie trwania w ten sposób, że albo kieruje impuls na wejście członu opóźniającego 5, albo do wyjścia zamkniętej pętli i dalej do elementu dwustanowego 2. Blok sterujący 6 składa się z licznika lub liczników z wpisem równoległym z zewnątrz, przykładowo z pamięci, zewnętrznego słowa kodującego SK. Człon opóźniający 5 realizuje opóźnienie zbocza impulsu, krążącego w zamkniętej pętli i jest sterowany zewnętrznym sygnałem informacyjnym SI, przy czym członem tym może być multiwibrator monostabilny.
Przerzutnik monostabilny. stanowiący wejściowy blok kształtujący 1, pod wpływem każdego narastającego zbocza fali nośnej, generuje impuls o bardzo krótkim czasie trwania podawany na wejście bloku sumującego 3. Jednocześnie w momencie generacji impulsu o bardzo krótkim czasie trwania następuje wpisanie do bloku sterującego 6 zewnętrznego słowa kodującego SK wyznaczającego liczbę obiegów tego impulsów w pętli oraz podanie tego impulsu na jedno wejście wyjściowego elementu dwustanowego 2, co powoduje zmianę stanu jego wyjścia. Elementem tym może być przerzutnik RS. Z wyjścia bloku sumującego 3 impuls podany jest na jedno z wejść sygnałowych bloku decyzyjnego 4 i w zależności od stanu wyjścia bloku sterującego 6, załączonego do drugiego wejścia sygnałowego bloku decyzyjnego 4, impuls ten opuszcza pętlę, albo podawany jest dalej poprzez człon opóźniający 5 do drugiego wejścia
165 636 bloku sumującego 3 i jednocześnie na wejście zliczające wstecz liczników bloku sterującego 6. Każdorazowo pojawienie się impulsu krążącego w pętli na wejściu zliczającym bloku sterującego 6 powoduje zmniejszenie o jedność aktualnej zawartości jego liczników, przy czym po doliczeniu do zera i po pojawieniu się kolejnego stanu liczników bloku sterującego 6 następuje zmiana stanu na jego wyjściu. Pod wpływem tej zmiany stanu blok decyzyjny 4 spowoduje, że krążący dotychczas w pętli impuls opuszczają drugim wyjściem sygnałowym tego bloku i jest podany na drugie wejście wyjściowego elementu dwustanowego 2 powoduje z kolei zmianę stanu jego wyjścia na stan przeciwny.
Czas upływający pomiędzy pojawieniem się prostokątnego impulsu o bardzo krótkim czasie trwania na wyjściu wejściowego bloku kształtującego 1 i chwilą opuszczenia przez ten impuls wyjścia WY układu jest proporcjonalny do iloczynu zewnętrznego słowa kodującego SK przez czas pojedynczego obiegu impulsu w pętli zależny z kolei od opóźnienia wnoszonego przez człon opóźniający 5 sterowany zewnętrznym sygnałem informacyjnym SI, sumy czasów propagacji bloku sumującego 3, bloku decyzyjnego 4 i elementu dwustanowego 2.
Czas ten określa położenie na skali czasu impulsu, wychodzącego z układu względem momentu generacji impulsu o bardzo krótkim czasie trwania. Otwieranie i zamykanie wyjściowego elementu dwustanowego 2 poprzez impulsy opisane wyżej, zmieniając stan jego wyjścia, powoduje, że na jego wyjściu otrzymuje się impulsy o modulowanym czasie trwania, proporcjonalnym do iloczynu zewnętrznego słowa kodującego SK i sygnału informacyjnego SI. Sygnał informacyjny SI jest zmienny w ten sposób, że najmniejsza wartość sygnału informacyjnego SI odpowiada najmniejszemu różnemu od zera, czasowi opóźnienia pętli. Każde opadające zbocze fali nośnej przepisuje do dowolnego bufora z zewnętrznej pamięci kolejne słowo kodujące SK, a każde narastające zbocze fali nośnej wpisuje to słowo kodujące SK do bloku sterującego 6 liczbę obiegów impulsu w pętli.
Departament Wydawnictw UP RP. Nakład 90 egz.
Cena 10 000 zł
Claims (1)
- Zastrzeżenie patentoweUkład generacji przebiegu o modulowanym czasie trwania impulsów, zawierający wejściowy blok kształtujący, blok decyzyjny, blok sterujący i wyjściowy element dwustanowy korzystnie logiczny, znamienny tym, że zawiera blok sumujący (3) i człon opóźniający (5), przy czym blok sumujący (3),blok decyzyjny (4) i człon opóźniający (5) tworzą układ zamkniętej pętli, sprzężonej z wymienionym zewnętrznym blokiem sterującym (6), przy czym, wyjście wejściowego bloku kształtującego (1) załączone jest jednocześnie do jednego z dwu wejść bloku sumującego (3), stanowiącego wejście zamkniętej pętli, do jednego z dwu wejść wyjściowego elementu dwustanowego (2) oraz do bloku sterującego (6), do jego wejścia sterującego wpisem do tego bloku zewnętrznego słowa kodującego (SK) otrzymanego według dowolnej reguły kodowej, zaś wyjście bloku sumującego (3) załączonejest do jednego z dwu wejść sygnałowych bloku decyzyjnego (4), do którego drugiego wejścia sygnałowego przyłączone jest wyjście bloku sterującego (6), jednocześnie blok decyzyjny (4) ma dwa wyjścia sygnałowe, z których jedno, stanowiące wyjście układu pętli, załączone jest do drugiego wejścia wyjściowego elementu dwustanowego (2), zaś drugie załączonejest bezpośrednio do drugiego wejścia bloku sterującego (6) i jednocześnie poprzez człon opóźniający (5) do drugiego wejścia bloku sumującego (3), zaś wyjście (WY) całego układu stanowi wyjście elementu dwustanowego (2), przy czym człon opóźniający (5) ma na drugie wejście załączony sygnał informacyjny (SI), zmienny w ten sposób, że najmniejsza wartość sygnału informacyjnego odpowiada najmniejszemu, różnemu od zera, czasowi opóźnienia pętli.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL28960491A PL165636B1 (pl) | 1991-03-21 | 1991-03-21 | Układ do generacji przebiegu o modulowanym czasie trwania Impulsów |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL28960491A PL165636B1 (pl) | 1991-03-21 | 1991-03-21 | Układ do generacji przebiegu o modulowanym czasie trwania Impulsów |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PL289604A1 PL289604A1 (en) | 1992-10-05 |
| PL165636B1 true PL165636B1 (pl) | 1995-01-31 |
Family
ID=20054149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL28960491A PL165636B1 (pl) | 1991-03-21 | 1991-03-21 | Układ do generacji przebiegu o modulowanym czasie trwania Impulsów |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL165636B1 (pl) |
-
1991
- 1991-03-21 PL PL28960491A patent/PL165636B1/pl unknown
Also Published As
| Publication number | Publication date |
|---|---|
| PL289604A1 (en) | 1992-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2201695A1 (en) | Phase detector for high speed clock recovery from random binary signals | |
| PL165636B1 (pl) | Układ do generacji przebiegu o modulowanym czasie trwania Impulsów | |
| PL165620B1 (pl) | Układ do cyfrowej modulacji czasu trwania Impulsów | |
| PL165483B1 (pl) | Układ do generacji przebiegu o modulowanym położeniu I mpulsów | |
| GB1261951A (en) | Pulse code modulation transmission device | |
| US4016558A (en) | Apparatus for converting a plurality of signals representative of digital bits of information to an analog signal | |
| US3963911A (en) | Hybrid sample data filter | |
| PL165629B1 (pl) | Układ do cyfrowej modulacji położenia impulsów | |
| GB1252266A (pl) | ||
| GB1509795A (en) | Processing information signals | |
| RU2028728C1 (ru) | Делитель частоты следования импульсов | |
| PL165283B1 (pl) | Układ do programowanego synchronicznego przesuwania fazy sygnału cyfrowego | |
| SU1116439A1 (ru) | Делительное устройство | |
| SU918129A1 (ru) | Устройство дл управлени тиристорным импульсным преобразователем электроподвижного состава | |
| SU409218A1 (ru) | Устройство для сравнения двоичных чисел | |
| SU944098A1 (ru) | Широтно-импульсный модул тор | |
| SU860266A1 (ru) | Устройство дл цифрового управлени тиристорным регул тором | |
| SU622210A1 (ru) | Устройство дл мажоритарного выбора сигналов | |
| SU696452A1 (ru) | Последовательный сумматор | |
| SU1075260A1 (ru) | Устройство дл суммировани @ -разр дных последовательно поступающих чисел | |
| SU930643A1 (ru) | Широтно-импульсный модул тор | |
| SU924842A1 (ru) | Устройство задержки | |
| GB1261657A (en) | Pulse frequency modifying circuit | |
| KR960011425B1 (ko) | 디지탈 위상잠김루프 회로 | |
| GB1060836A (en) | Improvements in or relating to electrical circuits |