PL162060B2 - Uklad do analogowo-cyfrowej konwersji sygnalów elektrycznych PL - Google Patents

Description

Przedmiotem wynalazku jest układ do analogowo-cyfrowej konwersji sygnałów elektrycznych, mający zastosowanie w technice przetwarzania sygnałów analogowych na równoważne im dyskretne sygnały cyfrowe, która to technika jest szeroko wykorzystywana w elektronice oraz metrologii.

Znane do tego celu układy, zwane też kompensacyjno wagowymi przetwornikami analogowo-cyfrowymi, są opisane przez Z. Kulkę, A. Liburę i M. Nadachowskiego w książce pt. Przetworniki analogowo- cyfrowe i cyfrowo-analogowe, Wydawnictwa Komunikacji i Łączności w Warszawie, 1987 r.

Przykładowo układ, zwany też przetwornikiem ADC (analogto- digital converter), zawiera rejestr aproksymacyjny połączony z komparatorem analogowym, zaopatrzonym w wejście sygnału analogowego układu i dodatkowo połączony z przetwornikiem cyfra-analog, z kolei połączonym z tym komparatorem. Rejestr ten jest też bezpośrednio połączony z generatorem zegarowym.

Działanie znanego układu polega na tym, że proces konwersji analogowo-cyfrowej odbywa się krokowo i w każdym kroku przetwarzania impuls z generatora zegarowego powoduje przesunięcie w rejestrze aproksymacyjnym wyróżnionego stanu logicznego 0 lub 1 o jedno miejsce. Stany logiczne bitów tego rejestru determinują wartość sygnału napięciowego lub prądowego na wyjściu przetwornika cyfra-analog i sygnał ten jest porównywany przez komparator z analogowym wejściem układu. W zależności od wyniku porównania, zostaje ustalony

162 060 określony stan bitu rejestru, odpowiadającego danemu krokowi procesu konwersji. W przypadku n-bitowej konwersji wymagane jest wykonanie co najmniej n kroków. Liczba kroków konwersji równa się dokładnie n, jeśli długość słowa wyjściowego, to jest liczba bitów rejestru wynosi także n. Praktycznie znane są tylko dwa typy rejestrów aproksymacyjnych w postaci mikroukładów scalonych: 8-bitowy i 12-bitowy. Natomiast znane jednoukładowe przetworniki analogcyfra odznaczają się zdolnością przetwarzania z zakresu od 8 do 16 bitów. Jeśli więc, rejestr aproksymacyjny składający się z jednego lub kilku połączonych szeregowo typowych mikroukładów odznacza się wyjściowym słowem danych dłuższym od n, to tym samym część wyjść tego rejestru pozostaje nie połączona z przetwornikiem analog-cyfra, a liczba kroków wymagana dla zakończenia procesu konwersji staje się większa od n.

Niedogodnością znanego rozwiązania jest to, że w przypadku zastosowania w układzie rejestru aproksymacyjnego o słowie wyjściowym, dłuższym od słowa sterującego przetwornika cyfra-analog, następuje niepożądany efekt znacznego zwiększenia się czasu przetwarzania, wskutek konieczności wykonania zbędnych kroków, nie mających żadnego wpływu na wartość sygnału wyjściowego z przetwornika cyfra-analog.

Istotą rozwiązania według wynalazku jest to, że układ ma bramkę logiczną typu AND lub NAND o wyściu połączonym z rejestrem aproksymacyjnym i o wejściach połączonych z generatorem zegarowym i z wyjściem tego rejestru do przetwornika cyfra-analog, połączonego z komparatorem analogowym zaopatrzonym w wejście sygnału analogowego i który to komparator jest bezpośrednio połączony z tym rejestrem. Poza tym układ może mieć wyjście bramki i jedno z jej wejść tak samo połączone, natomiast odrębne jej wejście jest połączone poprzez przerzutnik bistabilny z wyjściem rejestru do przetwornika, przy czym przerzutnik ten jest także połączony z tym rejestrem. Także układ może mieć przerzutnik połączony bezpośrednio z rejestrem i oddzielnie z jego wyjściem do przetwornika i pośrednio poprzez generator.

Zaletą układu według wynalazku jest to, że dzięki wprowadzeniu bramki logicznej typu AND lub NAND i/lub przerzutnika bistabilnego osiąga się odpowiednio, skrócenie lub całkowite wyeliminowanie straty czasu, wynikającej z wykonywania zbędnych kroków w procesie konwersji, gdy słowo sterujące przetwornika cyfra-analog jest krótsze od słowa wyjściowego rejestru aproksymacyjnego. Przedmiot wynalazku jest przedstawiony w przykładach wykonania na rysunku, na którym fig. 1 przedstawia schemat elektryczny układu z zastosowaną bramką logiczną typu AND lub NAND, fig. 2 - schemat elektryczny układu z zastosowaniem bramki logicznej typu AND lub NAND połączonej z przerzutnikiem bistabilnym, a fig. 3 - schemat elektryczny układu z zastosowanym przerzutnikiem bistabilnym bez bramki logicznej.

Przykład I. Układ według wynalazku ma logiczną bramkę 1 typu AND lub NAND o jednym z wejść połączonym z jednym z bitów wyjścia aproksymacyjnego rejestru 2 ' do przetwornika 3 cyfra- analog. Przetwornik 3 jest połączony z analogowym komparatorem 4, przy czym komparator jest zaopatrzony w wejście 5 sygnału analogowego układu. Komparator 4 jest połączony też z wejściem 6 danych rejestru 2, zaopatrzonego w wejście 7 START stanowiące wejście układu. Zegarowe wejście 8 rejestru 2 jest połączone z wyjściem bramki 1, połączonej odrębnym wejściem z zegarowym generatorem 9.

Działanie tego układu polega na tym, iż proces konwersji analogowo-cyfrowej odbywa się krokowo wskutek tego, że praca rejestru 2 jest synchronizowana impulsami zegarowymi z generatora 9. Kolejne zbocza impulsów zegarowych powodują: pojawienie się na kolejnych bitach wyjścia rejestru 2 określonego wyróżnionego stanu logicznego a także przepisanie stanu logicznego z wejścia 6 na bit wyjścia, na który wpisany był wyróżniony stan logiczny poprzednim impulsem zegarowym. Stan logiczny wejścia 6 rejestru 2 jest determinowany wynikiem porównania sygnału analogowego z wejścia 5 układu z sygnałem generowanym przez przetwornik 3. Tak więc w każdym kroku konwersji aktualna wartość sygnału kompensującego z przetwornika 3 jest pokrywana z wejściowym sygnałem analogowym i w zależnośći od wyniku porównania zostaje ustalony stan kolejnego bitu wyjścia rejestru 2. W ten sposób po n krokach, gdzie n jest długością słowa sterującego przetwornik 3, cyfrowa wartość na wyjściu rejestru 2 jest równoważnikiem analogowej wartości sygnału, występującego na wejściu 5 układu. Zatem z chwilą gdy w n bitowym układzie ADC zostanie wygenerowany na η +1 bicie rejestru 2 wyróżniony stan logiczny, to zostaje on przesłany do wejścia bramki 1 powodując jej zamknięcie.

162 060

Od tej chwili impulsy zegarowe z generatora 9 nie są już przekazywane do rejestru 2 i stan n+1 bitu wyjścia rejestru 2 zachowuje ustalony stan, sygnalizując zakończenie procesu konwersji sygnału analogowego na wartość cyfrową.

Przykład U. Układ według wynalazku zawiera bistabilny przerzutnik 10, połączony wejściem ustawiającym z jednym z bitów wyjścia rejestru 2. Oddzielne wejście ustawiające przerzutnika 10 jest połączone z wejściem 7 rejestru 2, natomiast wyjście tego przerzutnika jest połączone -z wejściem bramki 1, której wyjście jest z kolei połączone z wejściem 8 rejestru 2. Odrębne' wejście bramki 1 jest połączone z wyjściem generatora 9. Natomiast reszta układu jest połączona według przykładu I.

Działanie tego układu polega na tym, że wartość słowa wyjściowego rejestru 2 jest ustalana tą samą metodą kompensacyjno-wagową co w przykładzie I, a także praca rejestru 2 jest synchronizowana impulsami zegarowymi z generatora 9. Pojawienie· się impulsu inicjującego na wejściu 7 rejestru 2 powoduje ustawienie przerzutnika 10 w stan odblokowujący bramkę 1, a tym samym impulsy zegarowe z generatora 9 są przekazywane do wejścia 8 rejestru 2. Rozpoczyna to proces krokowej konwersji sygnału analogowego na wartość cyfrową. Z chwilą gdy w n bitowym układzie ADC zostanie wygenerowany na n + 1 bicie rejestru 2, wyróżniany stan logiczny przesłany do wejścia ustawiającego przerzutnika 10, to następuje zablokowanie bramki 1 i tym samym następuje zatrzymanie przesyłania impulsów zegarowych z generatora 9 do rejestru 2. Zakończenie procesu konwersji jest sygnalizowane odpowiednio: stanem przerzutnika 10 lub stanem logicznym bitu wyjścia rejestru 2 przyłączonego do przerzutnika 10.

Przykład ΠΙ. Układ według wynalazku zawiera bistabilny przerzutnik 10 połączony wejściem ustawiającym z jednym z bitów wyjścia rejestru 2. Oddzielne wejście ustawiające przerzutnika 10 jest połączone z wejściem 7 rejestru 2. Wyjście przerzutnika 10 jest połączone z wejściem przełączającym generatora 9, natomiast reszta układu jest połączona według przykładu I.

Działanie tego układu polega na tym, że wartość słowa wyjściowego rejestru 2 jest ustalana tą samą metodą kompensacyjno wagową co w przykładzie I, a także praca rejestru 2 jest synchronizowana impulsami zegarowymi z generatora 9, zaopatrzonego w wejście przełączające częstotliwość generowanych impulsów. Układ może działać w dwu trybach. W pierwszym z nim, z chwilą pojawienia się na wejściu 7 rejestru 2 sygnału START, przerzutnik 10 zostaje ustawiony w stan determinujący sygnał na jego wyjściu, który podawany jest do wejścia przełączającego generatora 9 wymusza generację impulsów zegarowych z wysoką częstotliwością, limitowaną tylko przez czas propagacji rejestru 2. Z chwilą gdy na bicie wyjścia rejestru 2 połączonego z wejściem ustawiającym przerzutnika 10 zostanie wygenerowany kolejnym impulsem zegarowym wyróżniońy stan logiczny, to przerzutnik 10 jest ustawiony w stan wymuszający zwolnienie szybkości generacji impulsów zegarowych i rozpoczyna się właściwy proces konwersji. Zmniejszenie częstotliwości generacji impulsów pozwala wydłużyć czas każdego z kroków konwersji do okresu, niezbędnego dla prawidłowego działania komparatora

4. Drugi z trybów pracy układu polega na tym, że pojawienie się impulsu START na wejściu 7 rejestru 2 powoduje ustawienie przerzutnika 10 w stan wymuszający, poprzez wejście przełączające generatora 9, generację impulsów zegarowych z częstotliwością odpowiednią dla krokowej konwersji sygnału analogowego na wartość cyfrową. Z chwilą gdy w n bitowym układzie ADC zostanie wygenerowany na η +1 bicie rejestru 2 wyróżniony stan logiczny, przesłany do wejścia ustawiającego przerzutnika 10, to następuje przełączenie przerzutnika 10 w stan wymuszający w generatorze 9 zwiększenie-częstotliwości generacji impulsów zegarowych lub też całkowite zablokowanie generowania impulsów. W pierwszym przypadku pozwala to przyspieszyć zakończenie cyklu aproksymacji w rejestrze 2, w drugim zaś przypadku powoduje zablokowanie wykonywania zbędnych kroków procesu aproksymacji w rejestrze 2, przy czym fakt zakończenia procesu konwersji jest sygnalizowany odpowiednio: stanem przerzutnika 10 lub stanem logicznym bitu wyjścia rejestru 2 przyłączonego do przerzutnika 10.

162 060

162 060

FI0.2

S

Fłjj.3

Zakład Wydawnictw UP RP. Nakład 90 egz. Cena 10 000 zł

Claims (3)

1. Zastrzeżenia patentowe

   1. Układ do analogowo-cyfrowej konwersji sygnałów elektrycznych, zawierający generator zegarowy połączony z jednym z wejść bramki logicznej oraz rejestr aproksymacyjny połączony z komparatorem analogowym zaopatrzonym w wejście sygnału analogowego układu i połączonym z przetwornikiem cyfra-analog z kolei połączonym z tym komparatorem, znamienny tym, że ma osobne wejście logicznej bramki (1) typu AND połączone z wejściem aproksymacyjnego rejestru (2) do przetwornika (3) cyfra-analog połączonego z analogowym komparatorem (4) o wejściu (5) sygnału analogowego układu i który to komparator jest połączony z rejestrem (2), przy czym wyjście tej bramki jest połączone z rejestrem (2).
2. 2. Układ do analogowo-cyfrowej konwersji sygnałów elektrycznych, zawierający generator zegarowy połączony z jednym z wejść bramki logicznej oraz rejestr aproksymacyjny połączony z komparatorem analogowym zaopatrzonym w wejście sygnału analogowego układu i połączonym z przetwornikiem cyfra-analog z kolei połączonym z tym komparatorem, znamienny tym, że ma osobne wejście bramki (1) połączone poprzez bistabilny przerzutnik (10) z wyjściem aproksymacyjnego rejestru (2) do przetwornika (3) cyfra-analog, przy czym przerzutnik ten jest także połączony bezpośrednio z rejestrem (2).
3. 3. Układ do analogowo-cyfrowej konwersji sygnałów elektrycznych, zawierający generator zegarowy połączony z jednym z wejść bramki logicznej oraz rejestr aproksymacyjny połączony z komparatorem analogowym, zaopatrzonym w wejście sygnału analogowego układu i połączonym z przetwornikiem cyfra-analog z kolei połączonym z tym komparatorem, znamienny tym, że ma przerzutnik (10) połączony poprzez generator (9) z rejestrem (2), którego wyjście do przetwornika (3) oraz wejście (7) są połączone bezpośrednio z tym przerzutnikiem.