Przedmiotem wynalazku jest urzadzenie do analogowo-cyfrowego przetwarzania, rejestracji i komputerowego opracowywania wyników pomiaru przebiegów szybkozmiennych. Znajduje ono zastosowanie do pomiru przebiegów cisnienia, sily, przemieszczenia, predkosci i przyspieszenia ruchomych elementów maszyn i urzadzen, zwlaszcza zas do pomiaru charakterystyk dynami¬ cznych i balistycznych broni lufowej.W znanych urzadzeniach do analogowo-cyfrowego przetwarzania, rejestracji i komputero¬ wego opracowywania wyników pomiaru przebiegów szybkozmiennych, uklad wyzwalania pola¬ czony jest szeregowo z przetwornikiem analogowo-cyfrowym, który wspólpracuje z programowal¬ nym ukladem wejscia-wyjscia, do którego z kolei przylaczony jest komputer. Sygnal wejsciowy z czujnika pomiarowego podawany jest równolegle na uklad wyzwalania oraz wejscie pomiarowe przetwornika analogowo-cyfrowego. Z ukladu wyzwalania sygnal podawany jest na wejscie steru¬ jace przetwornika analogowo-cyfrowego inicjujac cykl przetwarzania. Po zakonczeniu przetwa¬ rzania pierwszej próbki przetwornik analogowo-cyfrowy generuje do programowalnego ukladu wejscia-wyjscia sygnal, informujacy komputer, ze dane z przetwornika analogowo-cyfrowego moga byc wprowadzone do pamieci komputera. Po wprowadzeniu danych do swojej pamieci komputer poprzez programowalny uklad wejscia-wyjscia wysyla sygnal sterujacy do przetwornika analogowo-cyfrowego inicjujac kolejny cykl przetwarzania.Warunkiempoprawnej pracy takiego urzadzenia w przypadku pomiaru, przetwarzania, rejes¬ tracji i komputerowego opracowywania szybkich przebiegów jest, aby przy dostatecznie szybkim przetworniku analogowo-cyfrowym, zapewniajacym uzyskanie wystarczajaco duzej liczby próbek stanowiacych informacje o wartosci analogowego sygnalu mierzonego, czas cyklu odczytu i wprowadzania danych do pamieci komputera byl znacznie krótszy od czasu cyklu przetwarzania.Warunekten jest spelniony jedynie w przypadku uzycia bardzo szybkiego komputera. Komputery takie sa drogie i w kraju trudnodostepne. W przypadku uzycia wolnego komputera, przetwornik analogowo-cyfrowy nie moze pracowac z nominalna czestotliwoscia przetwarzania, poniewaz kazdy kolejny cykl pracy moze sie rozpoczac po stosunkowo dlugim cyklu odczytu i wprowadzania2 148 774 danych do pamieci komputera. Wolny komputer ograniczajac szybkosc dzialania przetwornika analogowo-cyfrowego uniemozliwia cyfrowa rejestracje i komputerowe przetwarzanie szybkich przebiegów z dostatecznie duza dokladnoscia.Celem wynalazku jsst urzadzenie, które umozliwia wspólprace szybkiego przetwornika analogowo-cyfrowego z wolnym, a wiec tanim i latwodostepnym komputerem np. mikrokompute¬ rem ZX SPEKTRUM, bez ograniczenia przez komputer czestotliwosci próbkowania sygnalu analogowego. Zostalo to rozwiazane wedlug wynalazku w ten sposób, ze miedzy wyjscie przetwor¬ nika analogowo-cyfrowego a wejscie programowalnego ukladu wejscia-wyjscia wlaczony jest bufor magistarali danych typu „zatrzask", a do punktu wspólnego polaczenia bufora magistrali danych i ukladu wejscia-wyjscia dolaczony jest blok pamieci, który polaczony jest szeregowo z blokiem liczników ustalajacych adresy komórek pamieci.W urzadzeniu wedlug wynlazku kolejne próbki informacji z przetwornika analogowo- cyfrowego sa stosunkowo szybko przekazywane poprzez bufor magistrali danych do bloku pamieci, gdzie sa gromadzone az do zakonczenia przetwarzania calego sygnalu mierzonego.Pobieranie informacji z bloku pamieci do komputera moze odbywac sie z dowolna predkoscia, bez ograniczenia czestotliwosci pracy przetwornika analogowo-cyfrowego. Urzadzenie wedlug wyna¬ lazku umozliwia uzyskanie maksymalnej czestotliwosci przetwarzania sygnalu analogwego, jaka moze osiagnac zastosowany przetwornik analogowo-cyfrowy, niezaleznie od szybkosci pracy komputera.Przedmiot wynalazku jest uwidoczniony w przykladzie wykonania na rysunku, przedstawia¬ jacym schemat blokowy urzadzenia.Sygnal z czujnika pomiarowego w postaci analogowej poprzez wejscie urzadzenia WE poda¬ wany jest równolegle na uklad wyzwalania 1 oraz na wejscie pomiarowe przetwornika analogowo- cyfrowego 2. Z ukladu wyzwalania 1 sygnal podawany jest na wejscie sterujace przetwornika 2, wejscie sterujace bufora magistrali danych typu „zatrzask" 3 i wejscie sterujace bloku pamieci 6. Po przetworzeniu pierwszej próbki informacji przetwornik 2 generuje sygnal zakonczenia przetwarza¬ nia, który podawanyjest na bufor magistrali danych 3 powodujac wpisanie danych z przetwornika 2 do rejestrów bufora 3 oraz na blok liczników 7, powodujac ustawienie nastepnego adresu komórki pamieci. Po zakonczeniu stosunkowo krótkiego procesu wpisywania informacji do bufora 3, generuje on sygnal sterujacy, który uruchamia nastepny cykl pracy przetwornika 2, inicjujac jednoczesnie stosunkowo dlugi, lecz krótszy od cyklu przetwarzania przetwornika 2, proces zapisu danych z bufora 3 do bloku pamieci 6. Proces ten zachodzi równolegle z kolejnym cyklem pracy przetwornika 2. Przetwornik 2 nie oczekuje wiec na zakonczenie procesu zapamiety¬ wania danych bloku pamieci 6, lecz jego praca jest niemal ciagla. Wykonujac kolejne cykle pracy, przetwornik 2 dokonuje próbkownia calego mierzonego sygnalu analogowo, przy czym zakoncze¬ nie przetwarzania nastepuje wówczas, gdy zapisane zostana wszystkie komórki w bloku pamieci 6.Nastepnie zapisany w bloku pamieci 6 zbiór informacji odczytywany jest przez komputer 5, który umieszcza go w swojej pamieci operacyjnej, gdzie nastepuje przetwarzanie i opracowywanie wyni¬ ków pomiaru. Poniewaz odczyt i przetwarzanie i zbioru informacji przez komputer 5 odbywa sie po zakonczeniu dzialania przetwornika 2, moze wiec byc realizowane przez komputer 5 o dowolnej szybkosci dzialania.Zastrzezenie patentowe Urzadzenie do analogowo-cyfrowego przetwarzania, rejestracji i komputerowego opracowy¬ wania wyników pomiaru przebiegów szybkozmiennych, zawierajace przetwornik analogowo- cyfrowy, uklad wyzwalania, programowalny uklad wejscia-wyjscia, znamienne tym, ze miedzy wyjscie przetwornika analogowo-cyfrowego (2) a wejscie programowalnego ukladu wejscia- wyjscia (4) wlaczonyjest bufor magistrali danych (3), a do punktu wspólnego polaczenia bufora (3) i ukladu wejscia-wyjscia (4) dolaczony jest blok pamieci (6), który polaczony jest szeregowo z blokiem liczników (7), ustalajacych adresy komórek pamieci.148774 UJE W „g V^ 1 fe w 1 * 1 I 2 PL