Przedmiotem wynalazku jest uklad klawiatury bezstykowej majacy zastosowanie w kompute¬ rowych systemach przetwarzania danych, zwlaszcza w zakresie wprowadzania zweryfikowanych danych zródlowych.Wiekszosc produkowanych obecnie na swiecie klawiatur bezstykowych oparta jest na wyko¬ rzystaniu wyspecjalizowanych ukladów duzej skali integracji.Przykladem takiego rozwiazania stanowi klawiatura CB-80 firmy Cherry, USA stosujaca specjalny firmowy uklad dekodujacy N.MOS scalajacy uklad skaningowy, wzmacniacz i uklad sterujacy rezimami pracy. Uklad tej klawiatury wprowadza elektroniczna histereze i zawiera odporny na zaklócenia uklad rozróznienia nacisnietego klawisza.Klawisze sa zgrupowane w postaci macierzy 10x11. Kazdy klawisz jest polaczony z jednej strony z odpowiednim wyjsciem generujacym sygnal zasilajacy, natomiast z drugiej strony poprzez multiplekser i wzmacniacz odczytu z ukladem dyskryminujacym fakt nacisniecia klawisza.Kod klawisza jest przechowywany w bloku pamieci. Wspomniana firma Cherry produkuje takze uklady klawiszy B-70-05-AB realizowane w oparciu o uklady sredniej skali integracji.Uklady te sa zbudowane z adresowych liczników bloków matrycowych oraz z bloków urzadzen wspólpracuj acych.Uklad klawiatury bezstykowej, zbudowany z matrycy klawiszy i ukladu komutacyjnego polaczonego z ukladem detekcyjnym z histereza i z adresowym licznikiem, a ponadto zawierajacy uklad sterowania transmisja, polaczony z rejestrem stosu, polaczonym dalej z blokiem pamieci stalej, charakteryzuje sie tym, ze blok pamieci o dostepie swobodnym poprzez adresowy tor jest polaczony z adresowym licznikiem, z buforem wprowadzenia adresów i komparatorem,natomiast detekcyjny uklad jest polaczony z blokiem pamieci o dostepnie swobodnym, z komparatoremoraz z buforem wprowadzania adresów.W odniesieniu do znanego stanu techniki zastosowanie w ukladzie wedlug wynalazku bloku pamieci o dostepie swobodnym polaczonego z ukladem decyzyjnym, kompatorem i buforem wprowadzania adresów, ma ten korzystny skutek, ze umozliwia eliminacje zaklócen oraz zapewnia szybkie pisanie na klawiaturze w ten sposób, ze o kolejnosci generacji kodów decyduje wylacznie kolejnosc naciskania klawiszy, przy czym bez znaczenia jest kolejnosc ich zwalniania.2 139 778 Przedmiot wynalazku jest uwidoczniony w przykladzie wykonania na rysunku przedstawiaja¬ cym schemat blokowy ukladu klawiatury bezstykowej.Uklad klawiatury bezstykowej jest zbudowany z matrycy klawiszy i ukladu komutacyjnego 1 polaczonego z ukladem detekcyjnym z histereza 2 i adresowym licznikiem 3.Blok pamieci o dostepie swobodnym 4 poprzez adresowy tor jest polaczony z adresowym licznikiem 3, buforem wprowadzania adresów 5, komparatorem 6, przy czym bufor 5 i komparator 6 sa miedzy soba polaczone, do którego to polaczenia poprzez rejestr stosu 7 jest polaczony blok pamieci stalej 8. Z kolei zas decyzyjny uklad 9 jest polaczony z blokiem pamieci o dostepie swobodnym 4, komparatorem 6 oraz z rejestrem stosu 7 i buforem wprowadzania adresów 5.Natomiast uklad sterowania transmisja 10 jest polaczony z rejestrem stosu 7 i szyna interfejsu, zas adresowy licznik 3 jest polaczony z matryca klawiszy i ukladu komutacyjnego 1.Dzialanie ukladu polega na cyklicznym pomiarze pojemnosci klawiszy. Adres klawisza jest wybierany stanami adresowymi licznika 3. Wynik pomiaru w postaci alternatywnej (klawisz nacisniety lub zwolniony) jest zapisany w bloku pamieci o dostepie swobodnym 4 i jest wykorzysty¬ wany w decyzyjnym ukladzie 9 i do generacji sygnalu histerezy.Decyzyjny uklad 9bada stan klawisza w aktualnym cyklu pomiarowym wynoszacym 10 ms. W przypadku stwierdzenia w tym cyklu pomiarowym koincydencji faktu nacisniecia klawisza oraz faktu, ze w poprzednim cyklu klawisz ten byl w stanie zwolnionym (informacje te uzyskuje sie z bloku pamieci 4) generuje impuls wpisu adresu tego klawisza do buforu wprowadzenia adresów 5 rozpoczynajac ten cykl decyzyjny, który obejmuje caly cykl pomiaru wszystkich klawiszy, az do momentu kolejnego pomiaru klawisza o adresie pamietanym w buforze 5, przy czym o tym momencie decyduje stan komparatora 6.W przypadku stwierdzenia w cyklu decyzyjnym stanu nacisniecia badanego klawisza o adresie z buforu adresowego 5, decyzyjny uklad 9 generuje impuls wpisu zawartosci bufora 5 do rejestru stosu 7. Adresy zapisane w tym rejestrze w procesie przedstawionym powyzej sa podawane na wejscia adresowe bloku pamieci stalej 8 powodujac wygenerowanie odpowiedniego kodu na wyjsciach takze pamieci 8. Procesem oprózniania rejestru stosu 7 steruje uklad sterowania trans¬ misja 10 w interfejsie klawiatury.Zastrzezenie patentowe Uklad klawiatury bezstykowej zbudowany z matrycy klawiszy i ukladu komutacyjnego pola¬ czonego z ukladem detekcyjnym z histereza i z adresowym licznikiem, a ponadto zawierajacy uklad sterowania transmisja, polaczony z rejestrem stosu, polaczonym dalej z blokiem pamieci stalej, znamienny tym, ze blok pamieci o dostepie swobodnym (4) poprzez adresowy torjest polaczony z adresowym licznikiem (3), z buforem wprowadzenia adresów (5) i komparatorem (6), podczas gdy decyzyjny uklad (9) jest polaczony z blokiem (4), z komparatorem (6) oraz z buforem wprowadza¬ nia adresów (5).139778 1 i 1 •*. *b 2 m 3 l^\ ! ! i i i U i i i i ! ; i | i | 1 i i i-» ». r 6 1 r 5 TT 4 r *~ —»» —»» 7 9 1 8 10 r | PLThe subject of the invention is a contactless keyboard system applicable in computer data processing systems, especially in the field of entering verified source data. Most of the contactless keyboards currently produced in the world are based on the use of specialized large-scale systems of integration. An example of such a solution is the CB keyboard. 80 from Cherry, USA, using a special proprietary N.MOS decoder, integrating the scanning circuit, the amplifier and the circuit controlling the operating regimes. The layout of this keyboard introduces electronic hysteresis and incorporates a noise-resistant, key-pressed distinction. The keys are grouped in a 10x11 matrix. Each key is connected on the one hand to the corresponding output generating the power signal, and on the other hand through the multiplexer and reading amplifier with a circuit discriminating the fact of pressing the key. The key code is stored in the memory block. The aforementioned Cherry company also produces the B-70-05-AB keyboard layouts based on medium scale integration layouts. These layouts are composed of address matrix block counters and blocks of cooperating devices. Contactless keyboard layout, composed of a matrix of keys and a commutation circuit. connected with a detection circuit with hysteresis and with an address counter, and additionally containing a transmission control circuit, connected with the stack register, further connected with the permanent memory block, characterized by the fact that the random access memory block through the address path is connected with the address counter, with a buffer With respect to the known state of the art, the use of a random access memory block with a decision maker, compiler and address input buffer in the system according to the invention is connected with a random access memory block, a comparator and an address input buffer. , it has the advantageous effect that it enables the elimination of interference and ensures fast typing on the keyboard in such a way that the sequence of codes generation is determined only by the order of pressing the keys, the order of their release being irrelevant.2 139 778 The subject of the invention is illustrated in the example The drawing showing the block diagram of the contactless keyboard. The contactless keyboard consists of a matrix of keys and a commutation circuit 1 connected to a detection circuit with hysteresis 2 and an address counter 3. The random access memory block 4 is connected to the address counter 3 through the address path, the address input buffer 5, comparator 6, where buffer 5 and comparator 6 are connected to each other, to which connection via stack register 7 is the permanent memory block 8. In turn, the decision circuit 9 is connected to the random access memory block 4 , comparator 6 and with stack register 7 and buffer introduces 5. On the other hand, the transmission control system 10 is connected with the stack register 7 and the interface bus, and the address counter 3 is connected with the matrix of keys and the switching circuit. 1. Operation of the system consists in the cyclic measurement of the key capacity. The address of the key is selected with the address states of counter 3. The result of the measurement in an alternative form (key pressed or released) is stored in the random access memory block 4 and is used in the decision circuit 9 and for the generation of the hysteresis signal. The decision circuit 9 examines the state of the key in the current measuring cycle of 10 ms. If in this measuring cycle a coincidence is found that the key was pressed and the fact that in the previous cycle the key was in the released state (this information is obtained from the memory block 4), it generates an impulse for entering the address of this key into the address input buffer 5, starting this decision cycle, which covers the entire measurement cycle of all keys, until the next measurement of the key with the address remembered in the buffer 5, where this moment is determined by the state of the comparator 6. If in the decision cycle the state of pressing the tested key with the address from the address buffer 5 is found, the decision system 9 generates a pulse of entry of the contents of the buffer 5 to the stack register 7. The addresses recorded in this register in the process presented above are given to the address inputs of the constant memory block 8, causing the generation of the appropriate code on the outputs also of the memory 8. The process of emptying the stack register 7 is controlled by the trans control system mission 10 in the keyboard interface patent. A non-contact keyboard layout consisting of a matrix of keys and a commutation circuit combined with a hysteresis detection circuit and an address counter, and also containing a transmission control circuit, combined with a stack register, further associated with a permanent memory block, characterized by the fact that the memory block is random access (4) via the address path is connected to the address counter (3), to the address input buffer (5) and comparator (6), while the decision circuit (9) is connected to block (4), comparator (6) and with the address input buffer (5) .139778 1 and 1 • *. * b 2 m 3 l ^ \! ! i i i U i i i i! ; and | and | 1 i i i- »». r 6 1 r 5 TT 4 r * ~ - »» - »» 7 9 1 8 10 r | PL