Przedmiotem wynalazku jest rekursywny uklad kompensatora przeznaczony dla realizacji kompen¬ sacji w liniach telefonicznych, którego czas pracy moze byc podzielony miedzy kilkoma aparatami abonenckimi.Uklad kompensatora automatycznego do przesy¬ lania danych cyfrowych w systemach lacz telefo¬ nicznych jest zasadniczo przeznaczony do minimali¬ zowania bledu miedzy odbieranym sygnalem wej¬ sciowym a uprzednio ustalonym sygnalem odnie¬ sienia poprzez wprowadzenie kompensacji sygnalo¬ wej sygnalu odbieranego. Zgodnie z wynalazkiem zawiera pierwsza pamiec przeznaczona do zapamie¬ tywania duzej liczby slów cyfrowych odwzorowuja¬ cych odbierany sygnal wejsciowy, druga pamiec przeznaczona do zapamietywania duzej liczby slów cyfrowych odwzorowujacych wspólczynniki filtro¬ we, jednostke arytmetyczno-logiczna polaczona z pierwsza i druga pamiecia przeznaczona do obli¬ czania i akumulacji iloczynów slów cyfrowych przez zaktualizowane wspólczynniki filtrowe, logiczny obwód sterujacy, którego wejscie jest dolaczone do wyjscia jednostki arytmetyczno-lógicznej, a wyjscia — do wejsc sterujacych pierwszej, drugiej pamieci i jednostki arytmetyczno-logicznej.Pierwsza pamiec sklada sie z duzej liczby bezpo^ ; srednio adresowanych stosów pamieci pracujacych w systemie list zorganizowanych tak^ iz- odczytywa-^ ne sa ostatnie zapisane slowa, po czym ctfczytane slowo jest skasowane^ . r ; " :r,; Druga pamiec sklada sie z duzej liczby bezpósred^ • nio adresowanych stosów pamieci pracujacych'• w- systemie list zorganizowanych tak, iz odczytywane sa ostatnie zapisane slowa, po czym odczytane slo¬ wo jest kasowane.Korzystnym jest, gdy uklad zawiera fnultiplekser- -rozdzielacz przeznaczony do selektywnego laczenia 15 20 25 30 35 40 45 50- 55 605 l ukladu kompensatora automatycznego z jedna linia lub wieksza liczba linii telefonicznych tak, iz czas pracy ukladu kompensatora automatycznego jest dzielony miedzy jedna linia lub miedzy wieksza liczba linii telefonicznych.Multiplekser-rozdzielacz zawiera obwód multiplek¬ sera przeznaczony do zwielokrotniania duzej liczby sygnalów odbieranych z duzej liczby linii telefo¬ nicznych oraz obwód rozdzielacza przeznaczony do rozdzielania zaktualizowanych wspólczynników fil¬ trowych mieday duza liczba linii telefonicznych.Jednostka arytmetyczno-logiczna zawiera obwód mnozenia przeznaczony do mnozenia slów ladowa¬ nych dó pamieci tak, iz otrzymane iloczyny sa wy¬ nikami przemnaiania danych zapamietanych w pierwszej i drugiej pamieci, oraz akumulator prze¬ znaczony do akumulacji duzej liczby iloczynów przy¬ porzadkowanych jednostce arytmetyczno-logicznej tak, iz realizowane sa operacje przesylania danych z rejestru do rejestru oraz operacje arytmetyczne.Logiczny obwód sterujacy zawiera generator do generowania mikrokodowanych slów sterujacych przeznaczony do natychmiastowego sterowania do¬ stepem dó danych zapamietanych w pierwszej i w drugiej pamieci oraz jednostce arytmetyczno-lo¬ gicznej, przy czym slowa sterujace bezposrednio od¬ wzorowuja wymagania, jakim powinny odpowiadac specyficzne operacje arytmetyczne.Logiczny obwód sterujacy zawiera rejestr steru¬ jacy przeznaczony do natychmiastowego adresowa¬ nia komórek pierwszej i drugiej pamieci.Inne cele wynalazku, jego zalety i istota sa do¬ kladniej objasnione w dalszej czesci opisu w przy¬ kladzie wykonania w oparciu o zalaczony rysunek i jego szczególowy opis, na którym to rysunku fig. 1 przedstawia znany elektroniczny wezel przejsciowy, fig. 2 przedstawia uklad cyfrowy dla lacza telefo¬ nicznego wedlug wynalazku, fig. 3A przedstawia uproszczony schemat blokowy ukladu dopasowania impedancji w cyfrowym wezle przejsciowym, fig. 4 przedstawia schemat wzmacniacza, stanowiacego element ukladowy o zmiennej konduktancji, fig. 5 przedstawia rekursywny automatyczny uklad kom¬ pensujacy, fig. 6 przedstawia schemat blokowy fil¬ tru cyfrowego w postaci uogólnionej, fig. 7 przed¬ stawia schemat blokowy ukladu kompensacyjnego, fig. & przedstawia schemat blokowy cyfrowego kon¬ wertera linia dwuprzewodowa/linia czteroprzewodo- wa w postaci uogólnionej, fig. 9 przedstawia sche¬ mat blokowy ukladu kompensujacego wedlug wy¬ nalazku wedlug korzystnego przykladu wykonania, fig. 10 przedstawia pierwsza czesc zespolu pamieci ukladu kompensujacego z fig. 9, fig. 11 przedstawia druga cze£c zespolu pamieci ukladu kompensujace¬ go z fig, 9, fig. 12. przedstawia schemat blokowy pro¬ gramu realizujacego proces kompensacji, fig. 13 przedstawia schemat multipleksera-rozdzielacza we¬ dlug; wynalazku, fig. 14 przedstawia polaczenia in¬ terfejsowe miedzy kompensatorem z fig. 9 a multi- plekserem-rozdzielaczem wedlug wynalazku.Na figurze 1 przedstawiony jest elektroniczny wezel przejsciowy 14* odwzorowujacy znany dotych¬ czas stan techniki, który realizuje nastepujace funk¬ cje: (1) dopasowuje impedancje lacza widziana na jego 851 6 zaciskach 12 i 14 odwzorowana na fig. 1 jako za¬ stepcza impedancja ZL 16, (2) minimalizuje sygnal zaklócajacy powracajacy jako sygnal-echo z toru przesylowego 1 poprzez 5 wprowadzenie sygnalu kasujacego w tor przesylo¬ wy 2 w taki sposób, aby na wyjsciu wzmacniacza odbierajacego 18 przesylany sygnal byl redukowany lub: minimalizowany.Dzialanie wezla przejsciowego 10 przedstawia sie 10 nastepujaco: Impedancja Z8 20 oraz impedancja ZL, Z3 22 i Z4 24 tworza uklad mostkowy ze wzmacniaczem nada¬ jacym 28 dzialajacym jako zródlo sygnalu i wzmac¬ niaczem odbierajacym 18 dzialajacym jako wzmac- 15 niacz sygnalu bedacego wskaznikiem równowagi ukladu. Jezeli mostek jest odpowiednio zrównowa¬ zony wówczas sygnalem wyjsciowym wzmacniacza odbiorczego bedzie sygnal zerowy dla kazdego róz¬ nego od zera sygnalu nadawanego w tym samym 20 czasie jakikolwiek sygnal pojawiajacy sie w linii przekaznikowej lub linii wywolania bedzie otrzy¬ mywany na wyjsciu wzmacniacza 18. Tak wiec za¬ klócajace sygnaly echa sa eliminowane, dzieki cze¬ mu realizowane jest przeksztalcenie linia dwuprze- 25 wodowa/linia czteroprzewodowa przez wezel przej¬ sciowy. Impedancja widziana przez ZL jest równa impedancji Z8 20 polaczonej równolegle z impedan¬ cja ZL 28. Jezeli impedancja ZL jest o wiele wiek¬ sza od impedancji Z8, wówczas lacze przesylowe 30 widzi impedancje Z8 jako impedancje koncowa linii.W praktyce impedancja Z8 ma wartosc uprzednio ustalona. Zwykle jest ona równowazna impedancji obwodu skladajacego sie z rezystora majacego re¬ zystancje 900 Q polaczonego szeregowo z konden- 35 satorem o pojemnosci 2,2 ^F, a impedancje Z3 i, Z4 sa impedancjami regulowanymi lub dobieranymi tak, aby zapewnione bylo wlasciwe zrównowazenie mostka, co warunkuje minimalizacje zaklócajacego sygnalu echa. Uklad ten charakteryzuje sie naste- 40 pujacymi wadami: (1) Poniewaz impedancja Z8 nie jest równa impe¬ dancji ZL dla wszystkich linii przesylowych, tlu¬ mienie echa przez uklad 10 moze byc okreslone wzorem: Tlumienie echa = 20logio—L& (1) Zl—Za i nie jest równe nieskonczonosci, co byloby przy¬ padkiem optymalnym zapewniajacym zminimalizo¬ wanie odbic sygnalów bedacych odbiciami od od- 50 dalonego konca linii. (2) Impedancje Za i Zi musza byc wybrane (koga kompromisu polegajacego na tym, ze ten sam wezel 10 powinien byc przystosowany do róznych linii* przy czym impedancje Z3 i Z« sa dobierane recznie 55 lub tez automatycznie za pomoca zestawu sygnal6w sterujacych, które pobudzaja analogowa siec komu¬ tacyjna, która wprowadza odpowiednie impedancje Z3 i Z4 do obwodów zgodnie z pewnymi procesami sterujacymi. 60 (3) Wiekszosc impedancji odwzorowanych w sche* macie przedstawionym na fig. 1 sa impedancjami zespolonymi. Stad wymagaja zastosowania zarówno elementów rezystancyjnych jak tez pojemnoscio¬ wych. 65 (4) Uklad z fig. 1 jest z* natury zasadniczo ukla-/ 134 851 7 8 * dem analogowym i nie nadaje sie do zastosowania wraz z ukladami cyfrowymi zrealizowanymi w tech¬ nologii ukladów scalonych o duzym stopniu scala¬ nia odznaczajacych sie; malymi kosztami wytwarza¬ nia, malym poborem mocy i duza gestoscia roz^ mieszczenia elementów na plytce pólprzewodniko¬ wej. (5) Uklad z fig. 1 wymaga zastosowania drogich stabilnych i precyzyjnych elementów, aby mógl od¬ znaczac sie wlasciwymi parametrami w calym okre¬ sie eksploatacji sprzetu. (6) Wejscie/wyjscie ukladu z fig. 1 po stronie czteroprzewodowej sa wyprowadzane z ukladów ko¬ dera i dekodera w bloku kodera-dekodera stosowa¬ nym w cyfrowym systemie komutacyjnym. Tak wiec dla wlasciwego funkcjonowania uklad liniowy dla centrali cyfrowej powinien zawierac osobne blok kodera-dekodera i wezel przejsciowy — oprócz nor¬ malnych filtrów w bloku kodera-dekodera.Na figurze 2 przedstawiono ogólnie schemat blo¬ kowy cyfrowego ukladu liniowego 100 wedlug wy¬ nalazku, w którym funkcje cyfrowe wezla przej¬ sciowego umozliwiajacego przejscie z linii dwuprze¬ wodowej na linie czteroprzewodowa sa realizowa¬ ne przy jednoczesnym eliminowaniu stosowanych dotychczas skladowych elementów analogowych o parametrach skupionych. Uklad liniowy 100 reali¬ zuje równiez automatycznie synteze cyfrowa impe- dancji zamykajacej linie dla dowolnej charaktery¬ styki przenoszenia lacza przy jednoczesnym wyeli¬ minowaniu potrzeby stosowania wykorzystywanych dotychczas elementów anologowych. Te cechy roz¬ wiazania wedlug wynalazku zapewniaja mozliwosc zastosowania elektronicznego wezla przejsciowego zrealizowanego calkowicie w technologii ukladów scalonych o duzej skali integracji i realizacje funk¬ cji' dopasowywania impedancji jako czesci ogólnej funkcji kodowania-dekodowania, co umozliwia rea¬ lizacje tych funkcji przez pojedncza strukture o du¬ zej skali integracji bez potrzeby zastosowania ze¬ wnetrznego ukladu równowazacego lub reguluja¬ cego.Wynikiem tego jest uklad dla linii telekomunika¬ cyjnych oznaczajacy sie malymi kosztami wytwa¬ rzania, malym poborem mocy, duza gestoscia roz¬ mieszczenia elementów skladowych na plytce pól¬ przewodnikowej i duza niezawodnoscia dzialania.Ponizej jest Opisane rozwiazanie ukladowe odzna¬ czajace siar powyzszymi zaletami. Gdyby impedancja Z8 odwzorowana na schemacie przedstawionym na fig. 1 mogla byc dokladnie równa impedancji ZL w zakresie czestotliwosciowym przyznanym dla la¬ cza telekomunikacyjnego, dla którego- ta impedan¬ cja jest przewidziana, wówczas impedancje Z3 i Z4 moglyby byc odwzorowane przez identyczne ele¬ menty rezystancyjne, co spowodowaloby wyelimi¬ nowanie mozliwosci powstawania syfeoiatów ectoa i zapewnialoby dokladne dopasowanie impedancji warunkujace maksymalizowanie tlumienia sygnalów echa, jak zaznaczono powyzej. W ukladzie z fig. 2 jest to osiagane poprzez wykorzystanie filtrów cyf¬ rowych i obwodów sprzezenia zwrotnego bez ko¬ niecznosci zastosowania wykorzystywanych dotych¬ czas elementów analogowych. Na fig. 2 przewidzial no zastosowanie impedancji widzialnej w kierunku zacisków koncowych i obwodowych 102 i 104 jako przeznaczonych do dopasowywania impedancji linii.Impedancja zamykajaca linie Z8 odwzorowana na schemacie przedstawionym na fig. 1 jest syntetyzo- 5 wana cyfrowo przez petle cyfrowa ukladu 100 utwo¬ rzona w przypadku, gdy aparat komutacyjny 10B jest wlaczony tak, iz zamyka petle sprzezenia zwrot¬ nego od obwodu kodera 108 do obwodu dekodera 110 przez lacze 112. Na fig. 3B przedstawiony jest uproszczony schemat blokowy ukladu realizujacego taka synteze cyfrowa. Wzmacniacz 200 dzialajacy jako element o regulowanym wspólczynniku wzmoc¬ nienia g jest czlonem skladowym, który przeksztal¬ ca napiecie wejsciowe Vx w prad wyjsciowy —gVx.Ma on nieskonczona impedancje wyjsciowa, czyli ze¬ rowa admitancje wyjsciowa. Tego typu uklady sa dobrze znane ze stanu techniki. Moga one by£ po¬ równane z pentoda prózniowa lub tranzystorem' po¬ lowym (tranzystorem FET), w których prad anodo¬ wy lub drenu jest proporcjonalny do napiecia na siatce sterujacej lub do napiecia bramka-clren od¬ powiednio. W rozpatrywanym przekladzie realizacji wynalazku uklad 200 przedstawiony na fig. 4 jest przykladem ukladu, w którym wzmacniacz opera¬ cyjny o petli otwartej i duzym wzmocnieniu, wyno¬ szacym okolo 106, jest stosowany z rezystancja, któ¬ rej konduktancja wynosi odpowiednio g.S.Wzmacniacz 200 w praktyce jest normalnym wzmacniaczem dekodera 114 i nie zawiera zadnego dodatkowego elementu. Przedstawiony on jest na schemacie jako odrebny czlon funkcjonalny jedynie celem wyjasnienia pewnych zasad jego dzialania.Dekoder 114 jest urzadzeniem, które przeksztalca sygnal cyfrowy w napiecie analogowe i ta funkcja moze byc realizowana przez dobrze znane urzadze¬ nia cyfrowe lub analogowe. Filtr H jest filtrem cyfrowym o programowanych wspólczynnikach, któ¬ ry moze byc zrealizowany przy wykorzystaniu dobrze znanych ze stanu techniki sposobów filtro¬ wania cyfrowego, jak to zostanie wyjasnione poni¬ zej. Filtr H 116 jest poprzedzany cyfrowym wezlem sumujacym 118, jak pokazano na fig. 3B. Funkcje realizowane przez filtr wstepny 120 polegajace na ograniczaniu szerokosci pasma czestotliwosciowego zajmowanego przez sygnal wejsciowy dekodera 114 do zakresu wymaganego, to znaczy do zakresu cze¬ stotliwosciowego mieszczacego sie ponizej czestotli¬ wosci próbkowania kodera 122. Celem tego jest wy¬ eliminowanie nakladania sie widm czestotliwoscio¬ wych i optymalizacja charakterystyk sygnal/szum kodera 122. Filtr wstepny 120 moze zawierac prosty dwubiegunowy pasywny filtr dolnoprzepustowy, który z natury jest filtrem analogowym. A; Koder 122 jest korzystnie koderem typu sigma delta opisanym przez Candy'ego i innych. ] W przypadku systemu w ten sposób zdefiniowane¬ go mozna pokazac, ze odpowiedz i admitancja wyj- 15 20 25 30 35 40 45 50 55 60134 851 9 10 sciowa w punktach zaznaczonych na fig. 3B moga byc wyrazone nastepujacym równaniem: 1T"-- TOT' gdzie Y'L = yl+Y"+yp* ^ Vin Y L"rgn a admitancja wyjsciowa uwzgledniajaca zródlo za¬ silania 125, filtr wstepny 120 i obciazenie linii moze byc wyrazone nastepujacym równaniem: Ywyj = Y'L+gH (3) Na figurze 3A proces syntezy cyfrowej admitancji wyjsciowej jest pokazany na przykladzie uproszczo¬ nego i uogólnionego obwodu, który moze byc za¬ stosowany w wielu rozwiazaniach, gdzie jest wy¬ magana synteza cyfrowa szczególnej admitancji wyj¬ sciowej i w których konwertery analogowo-cyfrowe i cyfrowo-analogowe sa stosowane zamiast specjal¬ nych konwerterów analogowo-cyfrowych i cyfrowo- -analogowych, przeznaczonych dla lacz telekomuni¬ kacyjnych, jakoj koder/dekodery.Dzialanie filtru wstepnego analogowo-cyfrowego 250 polega na ograniczaniu pasma czestotliwoscio¬ wego zajmowanego przez sygnal wejsciowy Vwej w linii 252 celem wyeliminowania mozliwosci nakla¬ dania sie widm powodowanego bledami próbkowa¬ nia. Po przeksztalceniu analogowo-cyfrowym zreali¬ zowanym przez konwerter analogowo-cyfrowy 252 koncowy filtr analogowo-cyfrowy 254 przeksztalca sie tak, aby jego charakterystyka przenoszenia od¬ wzorowujaca wzmocnienie równe 1 calkowicie mies¬ cila sie w zakresie dolnych czestotliwosci dla obwo¬ du analogowo-cyfrowego 256. Wzmacniacz 200 i filtr cyfrowy 116 sa opisane ponizej. Filtr wstepny 258 cyfrowo-analogowy przeksztalca sie tak, aby zapew¬ nic wzmocnienie obwodu cyfrowo-analogowego 260 równe gH. Filtr koncowy cyfrowo-analogowy 262 eliminuje lub minimalizuje skutki procesu kwanty¬ zacji cyfrowo-analogowej procesu zachodzacego w konwerterze cyfrowo-analogowym 264. Skutki kwan¬ tyzacji sa odczuwalne jako szumy wywolywane ble¬ dami przeksztalcania cyfrowo-analogowego realizu¬ jacego aproksymacje ciaglego analogowego sygnalu wyjsciowego.W przypadku, jezeli impedancje (admitancje) fil¬ tru wstepnego i zródla zasilania sa duze (male) w porównaniu z impedancja (admitancja) linii, wów¬ czas moga byc one nie uwzglednione. Zwykle dazy sie do tego, aby impedancja zródla zasilania byla bardzo mala, co ma na celu wyeliminowanie przy¬ czyny tlumienia sygnalów uzytecznych i wyelimi¬ nowanie mozliwosci tworzenia sie obwodów sprze¬ zenia zwrotnego dla sygnalów zaklócajacych, obej¬ mujacych koder-dekoder. Mozna równiez zaproje¬ ktowac filtr wstepny o takiej charakterystyce prze¬ noszenia poprzez zastosowanie duzej rezystancji sze¬ regowej lub duzej impedancji wejsciowej na wej¬ sciu bramkowym tranzystora polowego (FET).W tych warunkach Y'L = YL i admitancja wyj¬ sciowa jesli równa: YwyJ = YL+gH Jezeli gH jest równe YL, wówczas Vo _ J_ VweJ 2 (4) (5) 10 15 30 35 40 45 50 55 60 Odpowiednio do tego opózniony nadawany sygnal Vwej stlumiony o —1/2 bedzie sie pojawial na wezle sumujacym 270 (fig. 3B). Jezeli filtr cyfrowy F 272 wprowadza tlumienie równe 1/2 i opóznienie bez¬ wzgledne odpowiadajace opóznieniu na drodze za¬ mknietej od wejscia filtru H 116 do wyjscia filtru koncowego 125 kodera, wówczas filtr wyjsciowy 272 bedzie likwidowal zaklócajacy sygnal echa VwEjt na wyjsciu wezla sumujacego 270, powodujac wytwo¬ rzenie napiecia wyjsciowego V0, które nie zawiera zadnej czestosci sygnalu nadawanego VWej. Realiza¬ cja filtru F 272 jest w tych warunkach uproszczona, poniewaz filtr moze zawierac prosty element opóz¬ niajacy typu rejestru przesuwajacego. Tlumienie wy¬ noszace 1/2 jest realizowane przez przesuniecie w prawo binarnej wartosci napiecia Vwej o jedna po¬ zycje i zaokraglenie.W celu bardziej ogólnego wykorzystania tej tech¬ niki, gdzie imftancje filtru wstepnego i zródla za¬ silania nie moga byc uwzglednione lecz sa znane i równe wartosci skonczonej, wartosc gH moze byc regulowana celem wyeliminowania skutku imitan- cji obciazenia linii, to znaczy: gH = YL-Yx (6) gdzie Yx odpowiada ich polaczonej admitancji.W tych warunkach wzmocnienie w torach kodowa¬ nia i dekodowania 108 i 110 odpowiednio jest od¬ wzorowywane innym wzorem: VWEj 2 2YL (7) i wypadkowa admitancja widziana przez linie na zaciskach 102 i 103 pozostaje równa YL. Wplyw drugiego z prawej czlonu w równaniu (7) reprezen¬ tuje efekt modyfikacji filtru H 116 celem skompen¬ sowania czlonu Yx. Powoduje to taka modyfikacje filtru F 272, ze +gH F = 2YL (8) co ma na celu wyeliminowanie zaklócajacego syg¬ nalu nadawczego.W notacji przeksztalcenia Z próbkowanych da¬ nych filtr cyfrowy H ma postac: ±1W ** z*+ZKa+Z4 ""^ D(Z) = k l+KtZ-i+K,aZ-g N(Z-i) K° l+KsH-i+KiZ-2 *» D(Z-i) (» i impedancja wyjsciowa obwodu dopasowuje impe- tfancje linii. gdzie Z jest operatorem opóznienia, K — sa wspól¬ czynnikami programowalnymi, a N i D odwzorowu¬ ja wielomiany stojace w liczniku i mianowniku.Rozmieszczenie biegunów i zer charakterystyki fil¬ tru jest ograniczone okregiem o promieniu równym jedynce na plaszczyznie Z.Odnoszac powyzsze do syntezowanej wielkosci Yl, zezwala sie na to, aby wielkosc YL byla odwzoro¬ waniem dowolnej kombinacji zawierajacej nie wie¬ cej niz dwa elementy nierezystancyjne. Takie ogra¬ niczenie nie jest nieodlaczna cecha omawianej tech¬ niki. Ograniczenie takie zostalo wprowadzone celem uproszczenia postaci filtru H 116 z punktu widzenia mozliwosci realizacji tego filtru w technologii ukla¬ dów o duzej skali integracji tak, aby zapewnic moz¬ liwosc uzyskania prostego rekursywnego filtru cyf¬ rowego o pieciu wspólczyiinikach. Oprócz tego przy134 851 11 12 Ograniczeniu liczby elementów skladajacych sie na YL, jak opisano powyzej, zapewnia sie jednoczesnie praktycznie dobra aproksymacje. Dla innego zasto¬ sowania, niz uklady dla lacz telefonicznych, defini¬ cja filtru H 116 moze byc rozszerzona w zaleznosci od zlozonosci wprowadzanych immitancji w oparciu o opisana technike. Na przyklad, w przypadku, gdy Yx zawiera element nierezystancyjny, czlon gH od¬ powiadajacy YL— Yx, moze byc skonstruowany tak, aby mial wielomiany trzeciego stopnia, w liczniku i mianowniku. Powinno to zapewnic, aby czlon YL, jako syntezowany, zawieral nie wiecej, niz dwa ele¬ menty nierezystancyjne.W oparciu o fig. 5 moze byc opisany rekursywny automatyczny uklad kompensacyjny 130. Warunek konieczny dla ustalenia takich wspólczynników fil¬ tru H 116, aby czlon gH byl równy YL lub YL~Yx, jest spelniony przez uklad kompensujacy 130. Uklad kompensujacy 130 przy sterowaniu w ustalonym po¬ rzadku sprawdza, czy wspólczynniki filtru cyfrowe¬ go sa dokladne —¦ poza ustaleniem ich na poczatku.Kompensator pracuje w trybie wylaczonej linii — zaden z uzytkowników nie wywoluje zadnego z nu¬ merów _ i jego dzialanie moze byc uporzadkowa¬ ne w czasie na N linii. Poniewaz wspólczynniki fil¬ tru sa ustalone, musza one byc jedynie sprawdzane okresowo przez system obslugi ruchu, poniewaz charakterystyka zadnego lacza telefonicznego nie zmienia sie z dnia na dzien. Pozwala to na podzial w czasie oddzialywania ukladu kompensujacego na kilka ukladów liniowych, przez co efektywne kosz¬ ty amortyzacji sa podzielone na kilka linii. Na fig. 5 przedstawione sa warunki, w których pracuje re¬ kursywny uklad kompensujacy wedlug wynalazku.Urzadzenia komutacyjne 106 i 107 z fig. 2, gdy sa otwarte, odlaczaja filtr F 272 i obwód sprzezenia zwrotnego na linii 112 od obwodu kodera 108. Filtr H 118 jest ustawiany tak, iz dziala jako obwód bocznikujacy, to znaczy skutecznie zwiera zaciski wejscie/wyjscie. Oznacza to, ze jego wzmocnienie jest równe: gH = 1.Uklad z fig. 2 moze byc opisany nastepujaco: Tor kodera 108 zawiera filtr wstepny kodera 133, koder sigma delta 135 i filtr dolnoprzepustowy 137. Syg¬ naly wyjsciowe filtru 137 i filtru F 272 sa sumowa¬ ne w wezle sumujacym 139 celem wytworzenia po¬ sredniego sygnalu wyjsciowego odbieranego przez linie 141, który to sygnal jest filtrowany w odbior¬ czym filtrze 143 malych czestotliwosci. Sygnal wyj¬ sciowy filtru 143 jest sygnalem odpowiadajacym linii czteroprzewodowej odbieranym przez uklad liniowy na linii 145. Sygnal czteroprzewodowy przesylany na linii 147 jest.filtrowany przez nadawczy filtr 149 malych czestotliwosci. Wyjscie filtru 149, wejscie ukladu nadawczego, jest polaczone z filtrem H 116 poprzez wezel sumujacy 151, w którym posredni syg¬ nal nadawany jest sumowany z sygnalem sprzeze¬ nia zwrotnego na linii 112 wówczas, gdy urzadze¬ nie komutujace 106 jest zamkniete, pod kontrola multipleksera/rozdzielacza 130. Przed dekodowaniem przez dekoder 114 filtrowany sygnal nieustalony jest filtrowany przez filtr interpolacyjny 153. Pro¬ gramowany generator sygnalowy 155 zostal pokaza¬ ny celem zapewnienia kompletnosci opisu i nalezy zwrócic sie do patentu Stanów Zjednoczonych Ame¬ ryki nr 4161633 udzielonego R. Treiber*owi celem dokladnego zapoznania sie z ukladem 155. Blok multipleksera/rozdzielacza 130 zawiera uklad sluza¬ cy do rozdzialu wspólczynników sterowania na N ukladów liniowych oznaczonych ogólnie symbolem 5 157 oraz cyfrowy uklad kompensujacy 159 malej czestotliwosci i cyfrowy generator 161 sygnalu od¬ niesienia.Abonencki aparat telefoniczny po stronie linii abo¬ nenckiej jest ustawiany w stan odpowiadajacy zdje- io ciu sluchawek z widelek. Do posredniego punktu nadawczego generator odniesienia 161 dostarcza sygnal odniesienia odznaczajacy sie równomiernym rozkladem energii w pasmie czestotliwosciowym miedzy skladowymi sygnalu i zerowa energia poza 15 pasmem. Sygnal wyjsciowy O(Z) bedzie prawidlowy wówczas, gdy, w odniesieniu do fig. 5, E(Z) = 0, gdzie Z — operator opóznienia (10) E(Z) = 0(Z) =R(Z)Z-l (U) 20 Czlon Z~L kompensuje znane bezwzgledne opóz¬ nienie próbkowania wprowadzane przez petle.W tych warunkach 25 N(Z-i) D(Z-i) = Ko - YL(Z) (12) co jest pozadanym wynikiem, a uzyskane wspól¬ czynniki Ko, Ki, K3, K4 rekursywnego filtru zosta¬ ly ustalone prawidlowo i moga byc wprowadzone do filtru H 116. Gdy uklad kompensujacy 130 zaczy- 30 na prace, do filtru H 116 sa wprowadzane wspól¬ czynniki próbne lub ostatnie wartosci uzyskane w poprzednim cyklu kompensacji wspólczynników, które to wartosci pozwalaja na szybkie osiagniecie zbieznosci ukladu kompensujacego. Uklad kompen- 35 sujacy efektywnie rozwiazuje uklad równan róz¬ niczkowych o pochodnych czastkowych, który to uklad minimalizuje wartosc sredniej geometrycznej G róznic R [nT—LT] i O(nT), jako funkcje wspól¬ czynnika Kk. Jest to odwzorowane jako 40 czlon wyrazajacy, blad pochodna czastkowa 8G "SkTE r°(nT)-R(nT-LT'] 6 O(nT) 5Kk (13) zgodnie z ustalona teoria, przedstawiona, na przy- 45 klad, w publikacji BSTJ, listopad 1967 r. przez Luc- ky'ego i Rudin'a, oraz w publikacji MIT Rress, 1964, Appendix B, przez Weiner'a w artykule „Analiza szeregów czasowych", wedlug której skladowe wyj¬ sciowe P0(nT), Pi(nT) itd. odwzorowuja pochodne 5o czastkowe O(nT) wzgledem wspólczynników filtru.Te skladowe wyjsciowe, po przemnozeniu przez E(hT), sa sumowane i okresowo dwustronnie ogra¬ niczone przez ogranicznik, który wydziela i za¬ okragla czlony podlegajace sumowaniu i daje war- 55 tosci wyjsciowe Ck, które pozwalaja na aktualizacje wielomianów N(Z_1) i D(Z_1), w wyniku czego otrzymuje sie nowe wspólczynniki odpowiadajace równaniom: Kk ! _ Kfc e~CkA (14) gdzie A jest wartoscia przyrostowa czyli wskazni¬ kiem dla regulacji krokowej (iteracyjnej).Ta technika ograniczania i uklady do rozwiazy¬ wania równan (14) sa znane w stanie techniki do¬ tyczacym automatycznych ukladów kompensujacych 65 dla struktur nierekursywnych. Uklad z fig. 5 jed-134 851 13 11 nakze w sposób niekonwencjonalny realizuje funk- jcje automatycznej kompensacji. Uklad z fig. 5 do¬ starcza Pk czlonów, które uwzgledniaja wplyw wspólczynników Kk, które dotad byly uwazane za jeden z czynników ograniczajacych w rekursyw- 5 nych strukturach kompensacyjnych. Moze to byc jednym z powodów, dla których struktury nierekur- sywnych ukladów kompensujacych przewazaly w dotychczasowej technice, mianowicie niejako wro¬ dzona prostota uzyskiwania funkcji czastkowych dla io automatycznych kompensatorów dzialajacych na za¬ sadzie kryterium bledu sredniogeometrycznego.Takie same dotychczas nierekursywne struktury wymagaja uwzglednienia 30—60 wspólczynników zespolonych, podczas gdy rekursywna struktura we- 15 dlug wynalazku wymaga jedynie pieciu (5) wspól¬ czynników i w konsekwencji zmniejszenia stopnia zlozonosci ukladu i towarzyszacego temu procesowi redukcji wyposazenia technicznego lacz telekomuni¬ kacyjnych. 20 Na podstawie schematu blokowego z fig. 5 od¬ wzorowujacego dzialanie re^ursywnego ukladu kompensujacego ustalono nastepujacy uklad rów¬ nan: P0(Z) = A(Z) 1 Pi(Z) = A(Z) N(Z-i) D(Z-i) D(Z-i) P2(Z) = Z-* Pi(Z) Ps(Z)=^SfPo(Z) P4(Z) = Z-1P3(Z) O(Z) = K0Po(Z) E(Z) = 0(Z)-R(Z) Ck nowe = ograniczenie V Pk(nT) • E(nT) Kfc! i — Kks (15) (16) (17) (18) (19) (20) (21) (22) (23) ' N(Z-i) Ko = YL(Z)+YX(Z) (25) 25 30 40 Poslugujac sie powyzszym równaniem w sposób lte- racyjriy aktualizujemy w sposób ciagly wspólczyn¬ niki filtru H 116 do punktu, w którym Ck staja sie male w porównaniu z pewnymi wartosciami 8k: Ck<5k (24) 45 Wartosc 8k jest zalezna od szumów i innych czyn¬ ników i jest okreslana doswiadczalnie. Gdy spelnio¬ ne jest kryterium na równanie (24), oznacza to, ze uklad kompensujacy spelnil swoje zadanie i moze 50 byc przylaczony na inna linie.Wartosci uzyskane dla Kk sa wprowadzane do fil¬ tru H. Dla przypadku, gdy Yx = 0, charakterystyka przenoszenia filtru F jest po prostu równa 1/2 i bez¬ wzgledne opóznienie odpowiadajace opóznieniu 55 próbkowania obwodowego przez filtry cyfrowe jest równe Z-L w notacji danych próbkowanych.W przypadku, gdy Yk =/= 0, proces kompensacji jest odwzorowany równaniem 60 . D(Z-i) Aby otrzymac zadana wartosc gH, od uzyskanej wartosci, otrzymanej w wyniku rozwiazania równa¬ nia (25) powinna byc odjeta znana wartosc Yx prze¬ mnozona przez dwa, a mianowicie: 65 gH(Z) = N(Z-*) D(Z-i) =YL(Z)- Ko-2Yx(Z) = YX(Z) (26) W tym przypadku powinna byc zwiekszona liczba funkcji czatkowych Pk, aby zapewnic dobra apro¬ ksymacje wielomianów trzeciego stopnia dla N{Z-1) i D(Z~1) i wielomianu pierwszego stopnia dla YX(Z).Filtr F 272 w tych warunkach moze byc odwzoro¬ wany nastepujacym równaniem: F = gH Yx (27) 2 YL 2YL Ta wartosc dla filtru F 272 moze byc obliczona w systemie obslugi ruchu na podstawie wyników kom¬ pensacji uzyskanych na podstawie okreslenia gH i znanej wartosci Lx. Albo tez moze byc wykorzy¬ stany uklad kompensujacy bezposrednio do okres¬ lania wartosci F. Operacja ta jest realizowana w sposób nastepujacy.Wprowadzane sa wspólczynniki filtru F 116. Prze¬ lacznik 106 w obwodzie sprzezenia zwrotnego 112 z fig. 2 jest zamkniety przez sygnal sterujacy prze¬ lacznikiem w ukladzie multipleksera/rozdzielacza 157, przelacznik 102 w obwodzie filtru F 272 jest otwarty, a kompensator 130 znajduje sie w stanie ro¬ boczym. Taka kolejnosc operacji jest odwzorowy¬ wana równaniem: Ko i stad N(Z-*) D(Z-i) 2YL YL-YX F = D(Z-i) 1 (28) (29) N(Z-i) ' Ko Z powyzszego otrzymuje wspólczynnik dla filtru rekursywnego tego samego typu, co filtr H 116, ma¬ jacego wielomiany trzeciego stopnia dla N(Z_1) i D(Z_1), dla Yx wyrazonego wielomianem pierw¬ szego stopnia. Rzeczywista realizacja ukladu filtrów H i F moze byc dokonana przy zastosowaniu zna¬ nej dotychczas techniki.Na fig. 6 przedstawione uogólnienie postaci fil¬ trów H 118 i F 272 do przetwarzania wielomianów N(Z~1) i D(Z_1) stopnia k/2 zgodnie z równaniem (30): Y(Z) K0 [l+K!Z-i+K2Z-g+ ... +Kk/2Z-k^] (30) K(Z) l+Kk/2+iZ-i+ ... +KkZ"^ Wspólczynniki i dane informacyjne sa zapamie¬ tywane w pólprzewodnikowej pamieci o dostepie swobodnym RAM zorganizowanej w stosach 300 i 302 pracujacej w trybie z przesunieciem w dól i w stosach recyrkulacyjnych 304 i 308, co ma na celu ulatwienie zapamietywania informacji. W kaz¬ dym okresie próbkowania sygnaly odwzorowujace informacje wyjsciowa stosów pamieci o dostepie swobodnego RAM sa dpprowadzane do ukladu mno¬ zenia/sumowania 308, który oblicza wymagane syg¬ naly wyjsciowe Yn w linii 310 poprzez kolejne prze- mnazanie i akumulowanie wyników zgodnie z rów¬ naniem (31): Yn ~ Ko [Xn+KiXn—i+K2Xn^2+—+Kk/2Xn_k/2]— — [Kk/2+l *Yn—i+Kk/2+2Y,n—2+...+KkYn-k/2] (31) Pierwszym wyliczonym wyrazem jest K0Xn przy ustawieniu przelaczników Sx na linii 312 i S2 na linii/ 134 851 15 16 314 w polozeniu 1. Si jest nastepnie ustawiany w pozycji 3 i wówczas obliczane sa czlony X. Po tej operacji Si i S2 sa ustawiane w pozycji 2 i wówczas obliczane sa czlony Y. W ten sposób realizowane sa k4-1 operacji mnozenia/dodawania. Moze to byc rea¬ lizowane w przedzialach czasowych próbkowania przy wykorzystaniu tych samych pamieci i ukladu mnozacego 308 oraz akumulatora 316 dla obu filtrów H i F. Tak wiec dla filtrów H i F majacych K = 6 (szesc wspólczynników) wprowadza sie 14 (czterna¬ scie) operacji mnozenia/dodawania przeznaczajac okolo 1 |jis na kazda taka operacje i ustalajac okres próbkowania T = 14 \jls. Wielomiany wyzszych stop¬ ni moga byc wykorzystywane poprzez wprowadze¬ nie równoleglej realizacji operacji arytmetycznych z zapamietywaniem. Istnieje mozliwosc zastosowa¬ nia innych form filtrów rekusywnych. Przy tym strukture filtru z fig. 6 nalezy rozpatrywac jako jeden z przykladów wykonania takiego filtru.Zgodnie z wynalazkiem moga byc stosowane róz¬ ne struktury ukladowe dla ukladu kompensujace¬ go. W korzystnym przykladzie wykonania wynalaz¬ ku stosuje sie pamieci pólprzewodnikowe o doste¬ pie swobodnym RAM, jednostki arytmetyczne i ste¬ rujace uklady logiczne dla ksztaltowania cyfrowej struktury systemu przetwarzania sygnalów, która zapewnia mozliwosc realizacji zasad odwzorowanych podanymi równaniami. Ponadto, chociaz algorytm obliczania bledu sredniokwadratowego zostal tutaj zilustrowany jak podstawa dzialania ukladu kom¬ pensujacego, mozna stosowac inne algorytmy dla okreslania wspólczynników filtrów H i F. Na przy¬ klad, opisany algorytm jest oparty na wyznaczaniu wartosci Ck w przedziale czasowym odpowiadaja¬ cym kilku okresom próbkowania, to znaczy NT. Za kazdym razem, gdy obliczane sa wartosci Ck, wspól¬ czynniki Kk sa aktualizowane do N próbek, stad mNT Ck (mNT) = ograniczenie V Pk(nT)-E(nT) (32) n=(m-l)NT+l i mowe wartosci wspólczynników sa obliczane w oparciu o skladowe Ck wektora gradientu zgodnie z rówaniem (33): Kk(m) = Kk(m-1)-Ck(m) (33) Upraszczajac obliczanie Ck zgodnie z przyblize¬ niem, wyrazonym równaniem (34) Ck(nT) = sign Pk(nT) signE(nT) (34) mozemy aktualizowac wspólczynniki Kk w kazdym okresie próbkowania, co pozwala na zapewnienie szybszej zbieznosci do wartosci koncowych i na zmniejszenie liczby zaangazowanego sprzetu. Ten algorytm jest uproszczeniem, które daje przyblizone wartosci bledu sredniokwadratowego przy zachowa¬ niu wymaganej dokladnosci w przypadku zastoso¬ wania filtru rekursywnego i jest algorytmem korzy¬ stnym, zwlaszcza, gdy kladzie nacisk na szybsza zbieznosc i mala ilosc sprzetu.Filtry cyfrowe stosowane do wytwarzania czastko¬ wych wartosci wyjsciowych Pk moga byc stosowa¬ ne w podobny sposób, jak filtry F i H.Na figurze 9 przedstawiono schemat blokowy szczególnego wykonania ukladu kompensujacego 159. Jednostka arytmetyczno-logiczna 500 pracujaca w systemie podzialu czasu wykonuje kolejne ope¬ racje arytmetyczne i logiczne wykorzystuje infor¬ macje zarejestrowana w pamieci 502 ukladu kom¬ pensujacego pod kontrola sterujacych sygnalów lo¬ gicznych dostarczanych z logicznego ukladu steru- 5 jacego 504, które to sterujace sygnaly logiczne sa synchronizowane z generatorem 50S sygnalów taktu¬ jacych. Czestotliwosc sygnalów taktujacych wytwa¬ rzanych przez generator 506 jest z kolei synchroni¬ zowana z czestotliwoscia sygnalu taktujacego ste¬ rujacego procesem próbkowania danych informacyj¬ nych i jest jego wielokrotnoscia. Pierwsza i druga pamiec o dostepie swobodnym, RAM 508 i 510, które razem stanowia pamiec 502 dla ukladu kompensu¬ jacego, sa sterowane ciagiem slów sterujacych, w którym to ciagu kazde slowo sterujace równiez ste¬ ruje dzialaniem jednostki logiczno-arytmetycznej 500.Zewnetrzne slowa sterujace na linii 512 sa prze¬ suwane przez rejestr przesuwajacy 514, co zapewnia sterowanie dzialaniem elementów logicznych 514 wprowadzajacych slowa sterujace na linie 516 pod kontrola logicznego ukladu sterujacego 504. War¬ tosci stale moga byc wprowadzane do pamieci 502 pod kontrola zewnetrzna. Zawartosc pamieci moze byc sprawdzana równiez z zewnatrz. Proces kom¬ pensacji moze byc równiez zapoczatkowany ze¬ wnetrznie. Wyjsciowy sygnal logiczny YC jest uzy¬ skiwany na linii 572 po zakonczeniu operacji kom¬ pensacji.Figura 10 przedstawia organizacje pierwszej pa¬ mieci 508, która zawiera cztery stosy pamieci pracu¬ jace w trybie z przesunieciem w dól, oznaczone jako 520, 522, 524, 526 z tym, ze tylko jeden stos 520 jest przedstawiony w postaci rozwinietej pod wzgledem funkcjonalnym, gdyz pozostale stosy maja identycz¬ na budowe funkcjonalna. Kazdy ze stosów pamieci od 520 do 526 dziala tak, iz kazde slowo wejsciowe na szynie pamieci 528 i linii 530 zastepuje ostatnie slowo z poprzedniego cyklu, a ostatnie slowo w sto¬ sie jest ze stosu wyprowadzane. Jest to pierwsza operacja pierwsze wprowadz — ostatnie wypro¬ wadz. Kazde wprowadzenie danych do kazdego sto¬ su moze byc realizowane bezposrednio, mówiac ina¬ czej — wczytane. Stos rejestrowy 520 zapamietuje slowa A(n), A(n-l), ..., stos rejestrowy 522 zapamie¬ tuje slowa P0(n), P(n-l), ..., stos rejestrowy 524 za¬ pamietuje slowa Pi(n), Pi(n-l), ..., stos rejestrowy 526 zapamietuje slowa P3(n), P3(n-1), .... Dekoder 532 realizuje dekodowanie slów sterujacych doprowa¬ dzanych linia 516, z której przychodza indywidual¬ nie sygnaly sterujace do kazdego stosu. Wynik kaz¬ dej operacji odczytywania jest zapamietywany w rejestrze 534 i jego sygnal wyjsciowy stanowi syg¬ nal wejsciowy dla jednostki logiczno-arytmetycznej 500.Na figurze 11 przedstawiono organizacje drugiej pamieci 510, która sklada sie z sekcji 540, 542, 544, 546. Sekcja 540 zapamietuje stale Kk od K0 do K4.Sekcja 542 zapamietuje slowa informacyjne Sk od S0 do S4. Sekcja 544 zapamietuje slowa informacyj¬ ne R(n) z generatora odniesienia 161, które sa prze¬ suwane przez rejestr przesuwajacy 548. Sekcja 546 zapamietuje slowa E(n). Wszystkie sygnaly wejscio¬ we do wszystkich sekcji pamieci moga byc rozdzie¬ lone na sygnaly zapisu i sygnaly odczytu przez od¬ powiednie slowa sterujace, które sa poddawane de- 15 20 25 30 35 40 45 50 15 60134 851 17 18 kowaniu przez dekoder 550. Kazde adresowane slo¬ wo informacyjne w kazdej sekcji 540—546 pamieci wywoluje doprowadzenie adresowanych slów do re¬ jestru pamieciowego 552 poprzez przelaczajacy uklad logiczny 554. Sekcja 544 pamieci jest zorganizowana jako stos pamieci pracujacy w trybie z przesuwa¬ niem w dól, w którym kazde slowo zapamietane R(n), R(n-l) ..., moze byc adresowane bezposrednio.Jednostka arytmetyczno-logiczna 500 ma jako swoje sygnaly wyjsciowe sygnaly wyjsciowe z rejestrów 534 i 552 pamieci 508 i 510 odpowiednio. Jednostka arytmetyczno-logiczna realizuje operacje arytme¬ tyczne na tych sygnalach wejsciowych, a po prze¬ tworzeniu tych danych wyniki sa umieszczone w akumulatorze 556. Wyniki te sa nastepnie wypro¬ wadzane dla zapamietania w pamieci przez steruja¬ cy uklad logiczny 504.Ponizej sa wymienione glówne funkcje logiczne i arytmetyczne realizowane przez jednostke arytme¬ tyczno-logiczna 500. wadzane przez linie 514 i wprowadzane do pamieci 534 i 552 zawiera, na przyklad, 6-bitowe pole pamie¬ ci Ml, 7-bitowe pole pamieci M2 i 5-bitowe pole pa¬ mieci jednostki logiczno-arytmetycznej 500. Kazde slowo sterujace sklada sie wiec z 18 bitów, a mia¬ nowicie: Funkcja Mnozenie Mnozenie/dodawanie Odejmowanie/dodawanie Przyrost dodatni Przyrost ujemny Dopelnienie ACC, jesli ujemne Zerowanie ACC Zapoczatkowanie Operacja C(R1)-C(R2)ACC C(R1)C(R2)+ C(ACC)^ ^ACC C(±R1) ±C(±R2)+ +C(ACC)^ACC C(M2)+|LSB-*M2 C(M2)-|LSB^M2 Jesli znak ACC jest „—" to: 2N-C(ACC)-*ACC wartosc „0"-*ACC Ustawienie dla zapocza¬ tkowania procesu kom¬ pensacji.Dla realizacji funkcji mnozenia dane zawarte w rejestrach 534 i 552 sa przemnazane i zapamietywa¬ ne w akumulatorze 556. Dla realizacji funkcji mno¬ zenia/dodawania dane zawarte w rejestrach 534 i 552 sa przemnazane, a wynik jest dodawany do zawartosci akumulatora 556.Dla realizacji funkcji dodawania/odejmowania dane zawarte w kazdym z dwóch rejestrów 534 i 552 sa dodawane do zawartosci akumulatora 556 z odpowiednimi zmianami znaków — zgodnie z ko¬ dem pola.Dla realizacji operacji przyrost dodatni lub przy¬ rost ujemny zawartosc poszczególnej komórki pa¬ mieci jest zwiekszana lub zmniejszana O wartosc przyrostowa, jezeli znak zawartosci akumulatora 560 jest odpowiednio ujemny lub dodatni — równiez zgodnie z kodem pola. Dla realizacji funkcji dopel¬ nienia akumulatora, jezeli jego zawartosc jest ujem¬ na, znak zawartosci akumulatora zmienia sie na do¬ datni.Dla realizacji funkcji zerowanie ACC numeryczna wartosc zerowa zostaje zapamietana w akumulato¬ rze. .¦.." ¦! Dla realizacji funkcji zapoczatkowanie, która po¬ zwala na wprowadzenie z zewnatrz wartosci stalych, jezeli jest obecny zewnetrzny sterujacy sygnal za¬ pisu, akumulator jest zerowany, a znaczniki stanu akumulatora 562 sa kasowane.Struktura slowa sterujacego otrzymywanego z lo¬ gicznego ukladu sterujacego 504, które jest wypro- 25 30 35 40 45 50 55 Pamiec Ml Razem 6 Pole Pamiec M2 Razem 7 Pole Ml (1) M2 (1) Przesu^ Adres niecie 2 1 Odczyt/ Adres /zapis 1 3 Wybór 2 Wybór 2 10 Jednostka 500 Operacja Razem 5Pole 5 15 Slowo Rozka2 Rozkaz Rozkaz sterujace dla Ml dla M2 dla jedn. 500 Ogólem 18 5 ?7 ,5 Na figurze 12 przedstawiono schemat blokowy dzialania ukladu kompensujacego. Kolejnosc reali- 20 zacji operacji jest nastepujaca: Krok 1. Zapoczatkowywanie W odpowiedzi na zewnetrzny sygrial inicjujacy po¬ jawiajacy sie na linii 570 kasowany jest sygnal za¬ konczenie kompensacji na linii 572. Nastepuje zero¬ wanie komórek pamieci, akumulatora 556 i odpo¬ wiednich rejestrów. Jezeli na linii 574 obecny jest zewnetrzny sygnal zapisu, wówczas logiczny uklad sterujacy 504 zezwala na wprowadzenie z zewnatrz poczatkowych wartosci K* i Sk przez rejestr prze¬ suwajacy 576. Gdy nie ma zewnetrznego sygnalu zapisu, wewnetrznie zapamietane wartosci Kk i Sk sa podawane przez logiczny uklad sterujacy 504.Krok 2. Obliczenie P0(n) Wartosci A(n), R(n) sa pozyskiwane zewnetrznie w przedzialach czasowych próbkowania nT R(n) i A(n) sa przesuwane do swych pamieci 510 i 548 odpowiednio, A(n-2) i Ka sa wprowadzane do reje¬ stru 534 pamieci 1 i rejestru 552 pamieci 2, odpo¬ wiednio. Ich iloczyn jest obliczany przez jednostke logiczno-arytmetyczna 500 i zatrzymywany w aku¬ mulatorze 556. W podobny sposób jest obliczany przez jednostke logiczno-arytmetyczna 500 iloczyn A(n-1)K i dodawany do zawartosci akumulatora 556.Nastepnie w podobny sposób do zawartosci akumu¬ latora dodawana jest wartosc A(n). Czlony iloczy- nowe zwiazane z wyrazami PQ sa odejmowane od zawartosci akumulatora zgodnie z równaniem: nowe P0(n) = A(n)+K!A(n-l)+K2A(n-2)- -K3Po(n)-K4Po(n-l) (35) Operacja ta odpowiada funkcji N(Z-i) D(Z-i) pokazanej na fig. 5. ^ Wynikowa wartosc P0(n) jest przesuwana do pa¬ mieci 522 dla wartosci P0.Krok 3. Obliczenie P3(n) Wyraz P3(n) odpowiadajacy informacji wyjsciowej )__ ; z filtru przedstawionego na fig. 5 jest obli- D(Z—* czany w sposób, zgodnie z równaniem: nowe P3(n) =-K0Po(n-l)-P3(n)-K3-Pt(n-l)K4 (36) Wynik jest przesuwny do stosu pamieciowego 526 dla wartosci P3. 60 65/ 134 851 19 20 Krok 4. Obliczanie P^n) Podobnie jest obliczona wartosc Pi(n) i wprowa¬ dzana do stosu pamieci dla wartosci Pi — zgodnie z równaniem: nowe Pi(n) = KD A(n-1)-Pi(n) Ka-Pi(n-l) K4 (37) co odpowiada funkcji Ko(Z-i) D(Z-i) przedstawionej na fig. 5.Ck(n) = Pk(n) E(n) k—&k 1 _ ilp 20 Krok 5. Obliczanie E(n) Wartosc bledu jest obliczana zgodnie z równa¬ niem: E(n) = P0(n) K0+R(n-1) (38) Wartosc E(n) jest zapamietywana w uprzednio wy¬ znaczonej komórce pamieci. Ta operacja odpowiada funkcji realizowanej przez wezel sumujacy przed¬ stawiony na fig. 5.Kroki 6 i 7. Obliczanie Ck, aktualizacja Kk Wartosci Ck sa obliczane w oparciu o uproszczo¬ ne przyblizenia opisane poprzednio. Operacja obej¬ muje zwiekszenie Kk o wartosc przyrostowa w za¬ leznosci od znaku wyrazu Ck, to znaczy: zwiekszenie przyrostowe Kk. 25 jesli — zmniejszenie przyrostowe Kk. jesli + Kroki 8, 9, 10. Testowanie Bezwzgledna wartosc Ck jest obliczana przez 30 zmiane znaku Ck, jesli jest on „—". Odpowiadajaca temu wartosc jest odejmowana od bezwzglednej wartosci Ck. Jezeli wynik w akumulatorze jest do¬ datni, znacznik testowania jest równy jedynce. Je¬ zeli jest on ujemny, znacznik pozostaje niezmienio¬ ny, to znaczy: zmiana znacznika testowania nie ma zmiany; znacznika testowania Krok ten jest wykonany dla kazdego znaczenia Ck, to jest dla Ck od CQ do C4. Na koncu tej proce¬ dury sprawdzany jest znacznik testowania.Jezeli jest on równy zeru, co wskazuje, ze zaden wyraz Ck nie jest wiekszy od odpowiedniej wartosci 8k, wówczas proces kompensacji jest zakonczony.Jezeli jednak znacznik testowania jest równy jedyn¬ ce, co wskazuje, ze jedna iub wiecej wartosci Ck jest wieksza od 8k, wówczas kompensacja nie jest zakonczona i cykl nalezy powtórzyc. Logiczny uklad sterujacy 504 powraca do realizacji kroku 2 i ocze¬ kuje nastepnego sygnalu próbkujacego pojawiajace¬ go sie w okresie T. Gdy znacznik testowania staje sie równy 0, sygnal zakonczenia kompensacji jest wprowadzany celem sprawdzenia, czy jest on obec¬ ny i procedura zostaje zakonczona co daje mozli¬ wosc :odczytania z pamieci wartosci od K0 do Kn przez system zewnetrzny. Uklad kompensujacy moze byc równiez przyporzadkowany w tym momencie dowolnej innej linii.Z punktu widzenia czasu próbkowania, uklad kompensujacy powinien zakonczyc realizacje pro¬ gramu od kroku 2 do kroku 9 w czasie krótszym lub równym czasowi próbkowania T. Dla czasu próbkowania T odpowiadajacego obecnemu stanowi techniki w dziedzinie próbkowania akustycznych sygnalów telefonicznych, odpowiedni czas wynosi 125 [xs, co odpowiada czestotliwosci próbkowania 4 kHz.W oparciu o zalozenie, ze przy realizacji progra¬ mu od kroku 2 do kroku 9 wykorzystuje sie naj- 5 wyzej 50 slów sterujacych ustala sie, ze na kazde slowo sterujace przypada okolo 2 \is. Stad w naj¬ gorszym przypadku slowa sterujace przewidujace odczyt 2 slów z pamieci 508 i 518, przemnozenie tych slów i dodanie wyniku do zawartosci akumulatora io wymaga nastepujacego czasu realizacji operacji: dostep do pamieci 0,5 \is mnozenie 1,0 \is dodawanie 0,5 ^s ogólem 2,0 \is Wazna zaleta tych wymagan jest równoleglosc przesylania informacji z rejestru do rejestru z ope¬ racja, arytmetyczna. Dla arytmetyki 13-bitowej, która spelnia wymagania telefonii, te wymagania sa mozliwe do spelnienia w dzisiejszej technologii ukladów scalonych o duzej skali integracji pod warunkiem, ze zostanie zastosowany uklad kom¬ pensujacy wedlug wynalazku.Stosowane obecnie znormalizowane mikrokom¬ putery ogólnego zastosowania 8—16 bitowe nie mo¬ glyby spelniac tych wymagan dotyczacych parame¬ trów roboczych przy zastosowaniu standardowych (znormalizowanych) technik programowania. Nowe rozwiazania wedlug wynalazku umozliwiaja spelnie¬ nie tych wymagan. 30 Krótki wykaz cech opisanego ukladu kompensacji wedlug wynalazku (1) Wielokrotne pamieci, które moga byc adreso¬ wane jednoczesnie. (2) Specjalna organizacja pamie¬ ci ulatwiajaca zadana operacje (przeniesienie infor- 35 macji w stosach adresowanych bezposrednio). (3) Mozliwosc arytmetycznego równoleglego dodawania/ /mnozenia. (4) Mikrokodowanie slowa sterujacego, które jednoczesnie steruje., pamieciami i jednostka arytmetyczno-logiczna. (5) Slowa sterujace zwiazane 40 bezposrednio ze specyficzna wymagana operacja, na przyklad MNOZENIE/DODAWANIE, DOPELNIA¬ NIE AKUMULATORA, JESLI UJEMNY, PRZY¬ ROST DODATNI, PRZYROST UJEMNY.Inne wykonanie ukladu kompensujacego opisane- 45 go powyzej daje sie zrealizowac przy zastosowaniu procesora sygnalowego ogólnego zastosowania o spe¬ cjalnych mozliwosciach przetwarzania arytmetycz¬ nego i pamieciowego. Uproszczony schemat bloko¬ wy takiego procesora ogólnego zastosowania przed- 5° stawiono nej fig. 7. .Wszystkie opisane uklady daja sie zrealizowac w technice cyfrowej jako uklady scalone o duzej skali integracji. Poprzez dodanie obwodów sprzezenia zwrotnego oraz filtrów F i H, jak równiez przez 55 zastapienie. znormalizowanego dekodera przez wzmacniacz transkonduktancji, mozliwe jest wyko¬ nanie ukladu lacza na pojedynczej strukturze o du¬ zej skali integracji. Filtry F i H sa prostymi^ filtra¬ mi rekursywnymi, które umozliwiaja ich umieszcze- 60 nie w strukturze bloku Kodera-dekodera i/lub blo¬ ku kodera-dekodera i filtra. Stad, niniejszy wyna¬ lazek eliminuje poprzednie uklady analogowe reali¬ zujace przejscie z linii dwuprzewodowej na cztero- przewodowa hybrydowo z obciazeniem dyskretnym 65 i obwodami symeiryzujacymij zastepujac je prograr21 134 851 22 mawanymi cyfrowymi ukladami scalonymi o duzej skali, integracji. Powoduje to obnizenie kosztów pro¬ dukcji, instalacji i eksploatacji, urzadzen oprócz po¬ lepszonego dzialania, Aczkolwiek filtry nierekursywne moga byc stoso- 5 wane jako filtry Hi F, ich koszty przekraczalyby koszty opisanych filtrów rekursywnych. Podobnie nierekursywny uklad wyrównawczy, oparty na zna¬ nym stanie techniki móglby byc stosowany dla fil¬ trów F i H rekursywnych badz nierekursywnyeh, 10 ale bylyby one gorsze niz opisane powyzej. Kon¬ wersja struktur filtru nierekiirsywnego dana przez uklad wyrównawczy nierekursywny moglaby byc wykorzystana do zmiany struktury rekursywnej opi¬ sanego typUj gdzie stosuje sie algorytm Fletschera- ]5 -Powella, opisany w: Deczky, Synteza Rekursyw¬ nych Estrów Cyfrowych, IEEE Trans. Acust. Vel.Au-20 str. 257—263, pazdziernik 1972. Z drugiej stro¬ ny, .takie techniki wymagaja znacznie wiekszej ilosci sprzetu niz wszystkie calkowicie rekursywne 20 struktury wedlug niniejszego wynalazku.Pamiec 330 wg fig. 7 zawiera przydzielone frag¬ menty w 336 w celu zapamietania Ck, w 338 w celu zapamietania wspólczynników Kk, 340 w celu zapa¬ mietania wartosci Dk i Sk, w 344 w celu zapamieta- 25 nia posrednich rezultatów A(n), Pk(n), ... Pk(n-k/2) i w 346 w celu zapamietania programu sterowania dla uzyskania danych zapamietanych zgodnie z adre¬ sami podanymi przez logike sterujaca 332. Oblicza¬ nie jest realizowane przez jednostke arytmetyczna 30 334.Fig. 8 przedstawia uogólniony cyfrowy konwerter linii dwuprzewodowej na czteroprzewodowa dla syg¬ nalów transmisji dwukierunkowej na laczu 400.Koder ma wzmocnienie r6wne 1 i zawiera filtr 3j wstepny analogowo-cyfrowy 404 i filtr analogowo- -cyfrowy 406. W czasie pracy uklad z fig. 8 dziala w sposób podobny do tego, w jaki dziala uklad z fig. 3B, przy tym nastepuje jednoczesnie dopaso¬ wanie impedancji linii. Petla dekodera zawierajaca 40 konwerter analogowo-cyfrowy 406 i wspólpracujacy filtr wstepny 408 oraz filtr koncowy 410 zamienia sygnaly cyfrowe wyjscia na linii 412 na sygnaly analogowe na linii 400. Wzmacniacz transkonduk- tancji 414 daje nieskonczona admitancje wyjsciowa. 45 Automatyczny system ukladu wyrównawczego 130 doprowadza aktualizowane wspólczynniki filtru i sygnaly sterowania do filtru H 416 i filtru F 418, przy czym skladowa echa zaklócajacego w sygnale odbieranym jest wyeliminowana w wezle sumuja- so cym 420. Sygnal sygnalu sprzezenia zwrotnego ko¬ dera i sygnal nadawczy sa sumowane w wezle su¬ mujacym 421. Zarówno sprzezenie zwrotne kodera jak i wtracenie filtru F 418 w uklad sa" okreslone przez przelaczniki 422 i 424, odpowiednio, pod kon- 55 trola ukladu wyrównawczego 130.Multiplekser/rozdzielacz 157 opisany z odniesie¬ niem do fig. 2 jest przedstawiony bardziej szczegó¬ lowo na fig. 13. Multiplekser/rozdzielacz 157 umozli¬ wia podzial czasu pracy ukladu kompensatora na 60 kilka linii 1 — N. Zasadniczo multiplekser/rozdzie¬ lacz 157 okresla, która linie nalezy polaczyc z ukla¬ dem wyrównawczym. Multiplekser/rozdzielacz 157 zwielokrotnia sygnaly A(n) z zespolu ukladów lacz i rozdziela wspólczynniki filtru, sygnaly przelacze- ^65 nia i sygnaly wybierania rodzaju pracy filtru oraz sygnaly wyjscia generatora odniesienia 161 na uklad lacz wybrany pod kontrola systemu ruchu.Sygnaly z cyfrowego^ generatora sygnalu odniesie¬ nia 161 R(n) sa doprowadzane do linii 1 — N przez bramke logiczna 600, która realizuje mnozenie lo¬ giczne R(n) przez ADD1 ... ADD N z systemu ru¬ chu w logicznym elemencie 602. Odpowiedni adres jest przesuwany przez rejestr przesuwany 604, de¬ kodowany przez dekoder €08 i doprowadzany do ukladu logicznego 600 jak pokazano.Sygnaly taktujace i sterujace przelacznikiem wy¬ bierania rodzaju pracy z systemu ruchu sa dopro¬ wadzane do linii 1 — N przez bramke logiczna 608.Sygnaly te sa doprowadzane do przerzutników 610 i 612, których sygnaly wyjsciowe sa mnozone lo¬ gicznie przez odpowiedni sygnal ADD1 — ADDN w dekoderze 606.Slowa A(n) z linii 1 — N sa selekcjonowane na bramce 614 logicznej i doprowadzane do ukladu kompensatora jako sygnaly wyjsciowe elementu lo¬ gicznego LUB 616. Kazdy sygnal wyjsciowy A(n) z kazdej linii 1 — N jest mnozony logicznie przez sygnaly ADD1 —- ADDN z dekodera 606 oraz ele¬ menty logiczne I w ukladzie logicznym 614.Wspólczynniki filtru filtrów F i H dla kazdej z linii 1 *- N jak np. filtr F 272 i filtr H 116 ukla¬ dów linii 1 — N sa podawane z ukladu kompensa¬ tora na odpowiednia linie 1 — N przez bramke lo¬ giczna 618. Wspólczynniki filtru sa przemnazane przez element logiczny I w ukladzie logicznym 618 z sygnalami ADD1—ADDN z dekodera 606 w celu wybrania prawidlowej linii.Na fig. 14 pokazano schemat blokowy glównych polaczen interfejsowych pomiedzy ukladem kompen¬ satora, systemem ruchu, ukladami multipleksera/roz¬ dzielacza i lacza. System ruchu 650 moze skladac sie z konwencjonalnego zródla danych, jak np. kom¬ puter i wspólpracujacej z nim pamieci. Przedsta¬ wione dane i sygnaly sterowania opisane w niniej¬ szym realizuja wymagane sterowanie czasowe i wspólprace pomiedzy ukladem wyrównawczym, systemem ruchu z ukladem lacza poprzez multi¬ plekser/rozdzielacz 157.Aczkolwiek niniejszy wynalazek zostal opisany w polaczeniu z jego preferowanym wykonaniem, na¬ lezy rozumiec, ze dodatkowe wykonania, modyfi¬ kacje i zastosowania, które beda oczywiste dla spe¬ cjalistów sa zawarte w idei i zakresie wynalazku okreslonych w zalaczonych zastrzezeniach.Zastrzezenia patentowe 1. Uklad kompensatora automatycznego do prze¬ sylania danych cyfrowych w systemach lacz telefo¬ nicznych przeznaczony do minimalizowania bledu miedzy odbieranym sygnalem wejsciowym a uprzed¬ nio ustalonym sygnalem odniesienia poprzez wpro¬ wadzenie kompensacji sygnalowej sygnalu odbie¬ ranego, znamienny tym, ze zawiera pierwsza pa¬ miec (508) przeznaczona do zapamietywania duzej liczby slów cyfrowych odwzorowujacych odbierany sygnal wejsciowy, druga pamiec (510) przeznaczona do zapamietywania duzej liczby slów cyfrowych od¬ wzorowujacych wspólczynniki filtrowe, jednostke arytmetyczno-logiczna (5QQ) polaczona z pierwsza/ 134 851 23 24 (508) i druga (510) pamieciami przeznaczonymi do obliczania i akumulacji iloczynów slów cyfrowych przez zaktualizowne wspólczynniki filtrowe, logicz¬ ny obwód sterujacy (504), którego wejscie jest do¬ laczone do wyjscia jednostki arytmetyczno-logicznej (500), a .wyjscie — do wejsc sterujacych pierwszej (508), drugiej (510) pamieci i jednostki arytmetycz¬ no-logicznej (500). 2. Uklad wedlug zastrz. 1, znamienny tym, ze pierwsza pamiec (508) sklada sie z duzej liczby bez¬ posrednio adresowanych stosów pamieci pracujacych w systemie list zorganizowanych tak, iz odczytywa¬ ne sa ostatnie zapisane slowa, po czym odczytane slowo jest kasowane. 3. Uklad wedlug zastrz. 1, znamienny tym, ze dru¬ ga pamiec (510) sklada sie z duzej liczby bezposred¬ nio adresowanych stosów pamieci pracujacych w sy¬ stemie list zorganizowanych tak, iz odczytywane sa ostatnie zapisane slowa, po czym odczytane slowo jest kasowane. 4. Uklad wedlug zastrz. 1, znamienny tym, ze za¬ wiera multiplekser-rozdzielacz (157) przeznaczony do selektywnego laczenia ukladu kompensatora auto¬ matycznego (159) z jedna linia lub wieksza liczba linii telefonicznych tak, iz czas pracy ukladu kom¬ pensatora automatycznego (159) jest dzielony miedzy jedna linia lub miedzy wieksza liczba linii telefo¬ nicznych. 5. Uklad wedlug zastrz. 4, znamienny tym, ze multiplekser-rozdzielacz (157) zawiera obwód multi- 10 15 20 30 pleksera przeznaczony do zwielokrotniania duzej liczby sygnalów odbieranych z duzej liczby linii te¬ lefonicznych oraz obwód rozdzielacza przeznaczony do rozdzielania zaktualizowanych wspólczynników filtrowych miedzy duza liczba linii telefonicznych. 6. Uklad wedlug zastrz. 1, znamienny tym, ze jed¬ nostka arytmetyczno-logiczna (500) zawiera obwód mnozenia przeznaczony do mnozenia slów ladowa¬ nych do pamieci tak, iz otrzymane iloczyny sa wy¬ nikami przemnazania danych zapamietanych w pierwszej (508) i drugiej (510) pamieci, oraz akumu¬ lator (556) przeznaczony do akumulacji duzej liczby iloczynów przyporzadkowanych jednostce arytme¬ tyczno-logicznej (500) tak, iz realizowane sa opera¬ cje przesylania danych z rejestru do rejestru oraz operacji arytmetyczne. 7. Uklad wedlug zastrz. 1, znamienny tym, ze lo¬ giczny obwód sterujacy (504) zawiera generator do generowania mikrokodowanych slów sterujacych przeznaczony do natychmiastowego sterowania do¬ stepem do danych zapamietanych w pierwszej (508) i w drugiej (510) pamieci oraz jednostce arytme¬ tyczno-logicznej (500), przy czym slowa sterujace bezposrednio odwzorowuja wymagania, jakim po¬ winny odpowiadac specyficzne operacje arytmetycz¬ ne. 8. Uklad wedlug zastrz. 7, znamienny tym, ze lo¬ giczny obwód sterujacy (504) zawiera rejestr steru¬ jacy przeznaczony do natychmiastowego adresowa¬ nia komórek pierwszej (508) i drugiej (510) pamieci. 203 201 I WYJ 2D2 2QV_ FigA. "y_ 3 VWLJ U VWEJ*;"'^¦¦-*¦* ¦-¦ 134 851 UKLAD UNII LSI , #10FN AlniooMULTIPLEKSm/ROZMIELACZA UKLAD DONIESIENIA ;*e 5YGNALY 4- PRZEWODOWE i^fTiTTrjrMM-^- lpONKt_DDHlCWfHU1S3 £MOmPI^SE^IDZ^ZAJY^ PJORNYZ I^PIEJCSERA^WWELANIA L155 Fig.2.I«N | MULTIPLEKSER/ ROZDZIELACZ lTT Z/DO UKLADU UrRZYNYWANIA I DOJZ UKLADU ' —UTUZYMYWAIHA I V_ZUKtADU UTRZYMYWAHlAl Fig 3A WYJSCIE — Y0= Ypf WZMOCNIENIE JEDNOSTKOWI A/C 252- A/C 254-J A/C C/A . M H -T16 4P-VWEJ 262 264 WZMOCNIENIE =+1 -PROGRAMOWANE WtfÓfcCZYNNIKI F,g.3B. ybf ADMITANOA asIESSIcEi tfANt,A 120 122 125 WZMOCNIENIE =gH 9 I ] H [ fi s , #' ' (/ 7.r?L_V F V 4 ,272 v WEj 161 |r(ZI BOCZNIK 1 H 262 116 | 153 13? 137 ao ^ J g I 133 yl ?R(Z)Z-« D(Z-^ NK-lj ,FhlZ) ^POkCZYNNIKI AKTUALIZACJI (Kq.. • Kj ÓkCZYNI ^ WSPÓLCZYNNIKI [AKTUALIZACJI (Kq) Poizl -KflZJ. oczli t* P^Z) WSPÓLCZYNNIKI AKTUALIZACJI UtyW P3g)| Kpi: DIZ-1) T T^- P2 PHZ) PtfriT) - Pl(nT) - PjInT) - P^nT)- P^lnT) - WSPÓLCZYNNIKI AKTUALIZACJI (^3,^) ElnT) STTROWANlf -n-sf 1ln!l -^—[y- ^Ijj^gj Co AKTtfAtllACiA ** AKTUALIZACJI _jEjfifl C2 AKftfAUZACIA ¦B-jaCjJHTUALIZACJA J5W_rS_ifj^ffij4_AnTUAUZACJA 130 _, Wn-I «*H ^3 Yn=Ko ^?K1Xn.TK2Xn.2...KKXn-J|| -[^.1)VlK^2Yn,2„.KKYn.K] . \1 ¦¦»NT Jn4 raf 1 0 AS2^314 xv2 r* Jb__Z.Kofi*KiZ-UK2Z-2.,.KKZ-^l X,Z ~ [l»K^Z-1...KKZ-f] Fig.6-/ fwfLciYwmi Tk" 1^336 WYNKI POilEDNir *K es^ioe 1/338 -9- AK Sk J/34* 342-- ab A (ni PK<" PK»"4 ^^ k3' 346-H 1 Fig.7.WZNOmiENIE JFDN05TK0WF j A/C 404 414 410 406 406 I I c/a / _L ?20 ODBIÓR 416 1 I n20 Y W h-SrflOWMME 124 XMIT STEROWANIE f/g.3. 134851 d i Dl4 " ZEW.ZAPIS DANYCH |H5B , I *D32_ I^lt unos* I I; 502J Ml E2 fWANIE _ [Ml Jz 516 1 r [^F M2 1 r1_V//R2 I pWH2UR0.| LJ* 2 rw/iMic i JK2 JZ 516 52 ' _J 6EKERATORA 0DNIE5IEMA TAW&WANIE 512 ilTUWAlW 514 i—' ™ | _5£Q_ ^500 sni: 506 TlKTOWAffiT TSktowbii hsmuuH WYJSCIE PAWCCI ZEWNEJRZMEI O0C1YT PAAICU Pt£»* ZEWMETtZMJ \MHBWAIJIE F/g.2 A^kTiT| f PAMIEC 1 550 STEROWANIE W/R- ADRES - TAKT. 1 kk "?L T W/R ¦ ADRES — TAKT. — /540 SEL — SK 7v 7 546 PRZYCISK NAT /542 ADRES j, SEL — rr n s* r Rln) R[n-1) R|n-ll 7v 7 Rln) — S /-544 TAKT.—n W/R . I ADRE£_J E(n) | SEL^V 546 7 WEJSCIE PAMIECI DAKYCH —2 Generatora odniesienia PAMIEC 2 Fig.11.134851 © POCZATEK ZAPOCZATXOMOIIE| K*S PANKCl ZEROWE NASTAWICIIIEZHA- CZWKA EC CZAS .PRÓBKOWANIAdiT hUYOSRAW,A(n-D © © © |OMJCZBK Po(n) (EQDPizrciSK fc(n) fyn) (EQ2I iPHltCISK fyn^ OBLICZENIE Pl(n)(EQ3l ^in OBLICZENIE E(n)(EQ4) li ZABEZPIECZENIE (HUCZENIE CKEQ(5) © Ipuyiost bomu KkJF Ck- WfMNY Fig.12.ADRES 1 1PAWIECI UKLADU WYRÓWMYHANIA I—[NWAlf Fig.13.L-j^mu Udsesn.| I—|jvlUWAN)| PO UNII FILTRÓW I...N UKLAD UTRZYMY¬ WANIA |ff.yKTKME smow*tg im** ZEWNETRZNE SLOWO STEROWAIHA ZEWNETRZNA PAMIEC ZEWNETRZNY ZAPIS DANYCH POCZATEK KONIEC WYRÓWNYWANIA MYJSCIE PAMIECI TAKTOWANIE IftAtiAHgAmACZAMiE wr 159 STEROWANIE PRZELACZANIEM I FILTROWANIEM ADRES UNII WEISCIA Aln) WSPÓLCZYNNIKI FILTRA U7 t) SfANY PRACY PRZELACZANIA.FigM. PL PL PL PL