Przedmiotem wynalazku jest urzadzenie do zbierania i rejestracji danych statystycznych z wielu niezaleznych zródel umozliwiajacych równiez rejestracje cyfrowa danych pomiarowych.Znany jest z patentu polskiego nr 98 120 uklad umozliwiajacy drukowanie wyników z kilku przyrzadów cyfrowych na rejestratorze. Uklad ten sklada sie z multipleksera sterowanego przez licznik, ukladu badania obecnosci przecinka, ukladu badania konca przesylania informacji, ukladu sterujacego drukarka i ukladu sterujacego poprzez bramki typu NAND, multiplekserem i genera¬ torem taktujacym, polaczonych nastepujaco. Wyjscie strobujace generatora taktujacego polaczone jest z odpowiednimi wejsciami multipleksera i ukladu badania obecnosci przecinka. Wyjscie generatora taktujacego sprawdzania kolejnych stanów licznika oraz wyjscie ukladu badania obec¬ nosci przecinka polaczone sa ze wejsciami bramki, której wyjscie polaczone jest z wejsciem licznika.Wyjscie badania koniecznosci wydruku przecinka generatora taktujacego polaczone jest z odpo¬ wiednim wejsciem ukladu badania obecnosci przecinka. Wyjscie przesylania informacji generatora jest polaczone z ukladem sterowania drukarka, a wyjscie zakonczenia cyklu przetwarzania pola¬ czone jest wejsciem ukladu badania konca przetwarzania informacji, którego wyjscie polaczone jest z pierwszym wejsciem bramki. Drugie wejscie bramki polaczone jest z odpowiadajacym mu wyjsciem ukladu sterujacego, natomiast wyjscie tej bramki polaczone jest z wejsciem generatora taktujacego.Wyjscia cyfr 1, 2,4 licznika sa dolaczone do odpowiadajacych im wejsc multipleksera, ukladu badania obecnosci przecinka oraz ukladu badania konca przesylania informacji. Natomiast wyjs¬ cie cyfry 8 licznika polaczone jest poprzez inwerter z pierwszym wejsciem bramki, której wejscia drugie i trzecie polaczone sa odpowiednio z wejsciami ukladu sterujacego strefami wejsc multiple¬ ksera, ukladu badania obecnosci przecinka i ukladu badania konca przesylania informacji odpo¬ wiadajacymi wyjsciami cyfry 8 licznika.Opisane urzadzenie nie nadaje sia do zbierania i rejestracji danych statystycznych. Istnieje wprawdzie mozliwosc przystosowania go do zbierania i rejestracji danych poprzez dolaczenie liczników informacji oraz znaczne skomplikowanie ukladu sterujacego,jednakze takie rozwiazanie posiada wiele wad. Jedna z nichjest rozbudowanie urzadzenia, poniewaz dolaczenie wiekszej liczby zródel informacji wiaze sie nie tylko ze zwiekszeniem liczby multiplekserów ale z rozbudowa calego2 127 316 urzadzenia sterujacego. Ponadto synchronizm pracy calego urzadzenia oraz brak pamieci posred¬ niczacej powoduje, ze czas odczytu informacji z wejsc jest uzalezniony od czasu pracy konkretnej drukarki, któryjest stosunkowo dlugi. W zwiazku z tym podczas wydruku informacje z poszczegól¬ nych zródel moga sie zmieniac.Urzadzenie wedlug wynalazku zawiera zespól informacji wejsciowej, który sklada sie z zegara cyfrowego, liczników danych, ukladu detekcji informacji na wejsciach liczników oraz zakodowa¬ nych na stale znaków sterujacych drukarka, przy czym uklad detekcji polaczony jest z ukladem decyzyjnym znacznika czasu, natomiast wyjscia zegara, liczników danych oraz zakodowane znaki stale dolaczone sa do wejsc zespolów multiplekserów. Wyjscia zespolów multiplekserów dolaczone sa do wejsc odpowiednich pamieci RAM zas wyjscia tych pamieci dolaczone sa równolegle do wejsc transkodera BCD na kod dalekopisowy. Wymieniony transkoder jest polaczony poprzez rejestr równoleglo-szeregowy z modulatorem czestotliwosci, do którego dolaczony jest magnetofon.Urzadzeniejest równiez przystosowane do wspólpracy z dalekopisem. Wyjscie rejestru równoleglo- szeregowego jest polaczone z dalekopisem poprzez wzmacniacz pradu stalego. Ponadto magneto¬ fon jest polaczony z dalekopisem poprzez demodulator FM i wzmacniacz pradu stalego.Praca urzadzenia steruje zespól sterowania centralnego zawierajacy generator wpisu do pamieci, którego wyjscie poprzez pierwsza bramke iloczynowa jest doprowadzone do wejscia drugiej bramki iloczynowej oraz do wejsc pamieci RAM sterujacych wpisem i odczytem informacji oraz generator odczytu informacji, którego wyjscie dolaczonejest do licznika modulo 8 zas wyjscia tego licznika dolaczone sa równiez do wejscia trzeciej bramki iloczynowej. Wyjscie tej bramki polaczone jest z pozostalym wejsciem drugiej bramki iloczynowej, której wyjscie doprowadzone jest do wejscia czwartej bramki iloczynowej. Drugie wejscie czwartej bramki polaczone jest z wyjsciem Q przerzutnika RS sterowanego przez uklad znacznika czasu natomiast wyjscie czwartej bramki jest dolaczone poprzez piata bramke iloczynowa do wejscia dzielnika przez 16. Wyjscia dzielnika przez 16 sa dolaczone do wejsc adresowych zespolów multiplekserów i pamieci RAM a ostatnie wyjscie tego dzelnika jest dodatkowo polaczone z wejsciem dzielnika przez 10. Wyjscia dzielnika przez 10 sa polaczone z wejsciami dekodera BCD na kod jeden z dziesieciu. Kolejne wyjscia dekodera polaczone sa nastepujaco. Pierwsze wyjscie polaczone jest z wejsciem trzeciej bramki iloczynowej oraz z wejsciem pierwszej bramki sumy, nastepnie wyjscia sa dolaczone do wejsc kolejnych bramek sumy a ostatnie wyjscie jest doprowadzone do wejscia sterujacego S2 przerzutnika RS. Wyjscie pierwszej bramki sumy jest dolaczone do drugiego wejscia pierwszej bramki iloczynowej, do wejscia zerujacego licznika modulo 8 oraz do drugich wejsc pozostalych bramek sumy, których wyjscia sa dolaczone odpowiednio do wejsc kolejnych pamieci RAM.Urzadzenie wedlug wynalazku wykazuje korzystne skutki techniczno-uzytkowe pozwala w sposób automatyczny zbierac oraz rejestrowac dane statystyczne z wielu zródel. Urzadzenie moze byc stosowane w róznych warunkach eksploatacyjnych, poniewaz jest lekkie i latwe do przenosze¬ nia, dzieki wykorzystniu do rejestracji danych magnetofonu. Ponadto nowo opracowane urzadze¬ nie umozliwia rejestracje takich danych jak zliczanie liczby impulsów pojawiajacych sie w okreslonym przedziale czasu z jednoczesna rejestracja tego momentu czasu, rejestracje momentów czasu pomiedzy zdarzeniami itp. Opisane urzadzenie moze byc równiez wykorzystane do pomiaru oraz wydruku czestotliwosci.Przedmiot wynalazku jest pokazany w przykladzie wykonania na rysunku, na którym fig. 1 przedstawia schemat blokowy urzadzenia do zbierania i rejestracji danych statystycznych z wielu niezaleznych zródel a fig. 2 — schemat blokowy zespolu sterowania centralnego urzadzenia z fig. 1.Jak pokazano na fig. 1 urzadzenie zawiera zespól informacji wejsciowej I skladajacy sie z zegara cyfrowego 1, liczników danych 2 oraz ukladów detekcji 3 informacji na wejsciach liczników oraz zakodowane na stale znaki sterujace drukarka. Uklad detekcji 3 polaczony jest z ukladem decyzyjnych 11 znacznika czasu i sygnalu start — stop magnetofonu. Natomiast wyjscia zegara cyfrowego 1, liczników danych 2 i zakodowane znaki stale dolaczone sa do wejsc zespolów multiplekserów Mi,...Mn. Wyjscie zespolów multiplekserów Mi...Mn dolaczne sa do wejsc odpo¬ wiednich pamieci RAMi.RAMn. Wyjscia wszystkich pamieci RAM doprowadzone sa równolegle do transkodera 4 kodu BCD na kod dalekopisowy, który z kolei jest polaczony poprzez rejestr127316 3 równoleglo— szeregowy 5 z modulatorem czestotliwosci 6. Do wyjscia modulatora czestotliwosci 6 dolaczony jest magnetofon 7.Urzadzenie wedlug wynalazku jest równiez przystosowane do wspólpracy z dalekopisem 9, który jest dolaczony do wyjscia rejestru równoleglo — szeregowego 5 poprzez wzmacniacz pradu stalego 8 oraz wyjscia magnetofonu 7 poprzez demodulator FM 10 i wzmacniacz pradu stalego 8.Praca urzadzenia steruje zespól sterowania centralnego 12 polaczony z ukladem decyzyjnym 11 znacznika czasu. Jak pokazano na fig. 2 zespól sterowania centralnego 12 zawiera generator FI wpisu do pamieci, którego wyjscie poprzez bramke iloczynowa BI jest doprowadzone do drugiej bramki iloczynowej B2 oraz do wejsc w pamieci RAMi,...RAMn sterujacych wpisem i odczytem informacji. W sklad zespolu sterowania centralnego 12 wchodzi równiez generator F2 odczytu informacji, którego wyjscie dolaczone jest do licznika modulo 8 LI. Wyjscia licznika modulo 8 LI sa dolaczone do wejsc adresowych Ad rejestru równoleglo-szeregowego 5, przy czym ostatnie wyjscie licznika dolaczone jest równiez do wejscia trzeciej bramki iloczynowej B3. Wyjscie trzeciej bramki iloczynowej B3 jest doprowadzone o drugiego wejsci drugiej bramki iloczynowej B2 natomiast wyjscie bramki iloczynowej B2 polaczone jest z wejsciem czwartej bramki iloczynowej B4. Pozostale wejscie bramki iloczynowej B4 jest polaczone z wyjsciem Q przerzutnika RS sterowanego przez uklad decyzyjny 11. Wyjscie czwartej bramki iloczynowej B4 poprzez piata bramke iloczynowa B5 dolaczone jest do wejscia dzielnika przez 16 Dl. Wyjscia tego dzielnika sa dolaczone do wejsc adresowych Ar zespolów multiplekserów Mi....Mn i pamieci RAMi....RAMn przy czym ostatnie wyjscie dzielnika przez 16 Dl dolaczone jest do wejscia dzelnika przez 10 D2.Natomiast wyjscie dzielnika przez 10 D2 polaczonejest z wejsciami dekodera DK koduBCD na kod jeden z dziesieciu. Wyjscia dekodera DK sa dolaczone odpowiednio do jednego wejscia kazdej z bramek sumy BRo, BRi,....BRn, przy czym wyjscie pierwszej bramki sumy BRo jest dolaczone do drugiego wejscia kazdej z pozostalych bramek sumy BRi,....BRNa wyjscia tych bramek BRi,....BRn a dolaczone odpowiednio do wejsc SCi,....SCn kolejnych pamieci RAMi,....RAMn. Wyjscie pier¬ wszej bramki sumy BRi jest równiez polaczone z wejsciem pierwszej bramki iloczynowej BI oraz z wejsciem zerujacym R licznika modulo 8 LI. Ostatnie wyjscie dekodera DK jest polaczone z wejsciem wpisujacym S2 przerzutnika RS, którego wyjscie zanegowane Q jest doprowadzone do wejsc zerujacyh R dzielników Dl i D2. Dzialanie urzadzenia jest nastepujace. Dla przypadku pracy cyklicznej w ukladzie decyzyjnym 11 znacznika czasu ustala sie przedzial czasu pomiedzy kolejnymi momentami wydruku informacji. W tym okresie naplywajace impulsy zliczane sa w licznikach danych 2. Po uplywie ustalonego przedzialu czasu uklad decyzyjny 11 wlacza magneto¬ fon 7 a nastepnie podaje sygnal „0" logicznego do ukladu sterujacego 12. Wówczas impulsy z generatora FI wpisu do pamieci przechodza przez bramke iloczynowa B4 i dzielniki Dl i D2.Impulsy te wytwarzaja w dzielniku przez 16 Dl kolejne adresy Ar komórek pamieci RAMr ,...RAMn oraz adresy Ar wejsc do zespolów multiplekserów Mi,....Mn. Jednoczesnie stan „0" logicznego istniejacy na pierwszym wyjsciu dekodera DK powoduje, ze impulsy z generatora F2 odczytu informacji sa zablokowane. Natomiast kolejne impulsy z generatora FI wpisu do pamieci powoduja przepisanie informacji z wyjsc multiplekserów Mi,....MNdo pamieci RAMi,....RAMn. Po zapelnieniu pamieci, szesnasty impuls z dzielnika przez 16 Dl po przejsciu przez dzielnik przez 10 D2 przesuwa stan „0" logicznego z wyjscia pierwszego dekoderaDK na wyjscie drugie. Wówczas na wyjsciu pierwszej bramki sumy BRopojawia sie stan „0" logicznego. W wyniku tego generator F2 zostaje odblokowany, a impulsy z generatora F2 po przejsciu przez licznik modulo 8 LI oraz kolejne bramki wytwarzaja w dzielniku przez 16 Dl adresy Ar pamieci. Po pojawieniu sie sygnalu „0U logicznego na wyjsciu pierwszej bramki sumy BRo nastepuje odczytanie z pamieci kolejnych slów o adresach Ar wytworzonych przez impulsy z generatora F2. Jednoczesnie sygnaly z wyjsc licznika modulo 8 LI podawane do wejsc adresowych Ad rejestru równoleglo — szeregowego 5 steruja zmiana informacji podawanych z pamieci RAM w postaci slów 4-bitowych na kod daleko¬ pisowy w transkoderze 4 i nastepnie zmiane postaci równoleglej kodu na postac szeregowa w rejestrze 5. Po czym impulsy z rejestru równoleglo-szeregowego 5 sa podawane na modulator czestotliwosci 6 i nastepnie rejestrowane na magnetofonie 7. Kazdy ósmy impuls generatora F2 zmienia adres Ar pamieci. Po odczytaniu stanu pierwszej pamieci RAMi sygnal „0" logicznego dekodera DK przesuwa sie na nastepne pozycje, co umozliwia odczytanie stanu kolejnych pamieci RAMi,....RAMn. Po odczytaniu stanu wszystkich pamieci sygnal „0" logicznego przesuniety na4 127 316 ostatnie wyjscie dekodera DK blokuje przerzutnik RS konczac cykl pracy urzadzenia. W przy¬ padku pracy niecyklicznej urzadzenie rozpoczyna prace po przyjsciu na uklad decyzyjny 11 sygnalu z ukladu detekcji 3. Dalsze dzialanie urzadzenia przebiega analogicznie jak przy pracy cyklicznej.Zastrzezenia patentowe 1. Urzadzenie do zbierania i rejestracji danych statystycznych z wielu niezaleznych zródel zawierajace zespól multiplekserów oraz zespól sterowania centralnego, znamienne tym, ze posiada zespól informacji wejsciowej skladajacy sie z zegara cyfrowego (1) liczników danych (2), ukladów detekcji (3) informacji na wejsciach liczników oraz zakodowanych na stale znaków sterujacych drukarka, przy czym uklad detekcji (3) polaczony jest z ukladem decyzyjnym (11) znacznika czasu zas wyjscia zegara cyfrowego (1), liczników danych (2) i zakodowane znaki stale dolaczone sa poprzez zespól multiplekserów (Mi,....Mn) do wejsc odpowiednich pamieci (RAMi,....RAMn) a wyjscia wszystkich pamieci dolaczone sa równolegle do wejsc transkodera (4) kodu BCD na kod dalekopisowy, polaczony z kolei z rejestratorem równoleglo-szeregowym (5), którego wyjscie jest dolaczone poprzez modulator czestotliwosci (6) do wejscia magnetofonu (7), ponadto wejscia adresowe (Ar) zespolu multiplekserów (Mi,....Mn), wejscia adresowe (Ar), wejscia (w) sterujace wpisem i odczytem informacji i wejscia (SCi,....SCn) pamieci RAMi,....RAMn oraz wejscia adre¬ sowe (Ad) rejestru równoleglego szeregowego (5) polaczone sa z odpowiednimi wejsciami zespolu sterowania centralnego (12), do którego dolaczony jest uklad decyzyjny (11) znacznika czasu. 2. Urzadzenie wedlug zastrzezenia 1, znamienne tym, ze zespól sterowania centralnego (12) zawiera dwa generatory, generator (FI) wpisu do pamieci oraz generator (F2) odczytu informacji, przy czym wyjscie generatora (FI) jest doprowadzone poprzez pierwsza bramke iloczynowa (BI) do wejsc (w) pamieci (RAMi,....RAMn) sterujacych wpisem i odczytem informacji i do wejscia drugiej bramki iloczynowej (B2) natomiast wyjscie generatora (F2) jest polaczone z licznikiem modulo 8 (LI), którego wejscia sa dolaczone do wejsc adresowych (Ad) rejestru równoleglo- szeregowego (5) a ponadto ostatnie wyjscie tego licznika jest polaczone poprzez trzecia bramke iloczynowa (B3) z pozostalym wejsciem drugiej bramki iloczynowej (B2), której wyjscie poprzez bramki iloczynowej czwarta i piata (B4 i B5) jest polaczone z dzielnikiem przez 16 (Dl), którego wyjscia sa dolaczone do wejsc adresowych (Ar) zespolów multiplekserów (Mi,....Mn) i pamieci (RAMi,....RAMn) a ostatnie wyjscie tego licznika jest ponadto polaczone z wejsciem dzielnika przez 10 (D2) zas wyjscia tego dzielnika sa polaczone z dekoderem (DK) kodu BCD na kod jeden z dziesieciu, natomiast kolejne wyjscia dekodera (DK) sa dolaczone odpowiednio dojednego wejscia kazdej z bramek sumy (BRo, BRi,....BRn) a ostatnie wyjscie dekodera(DK)jest polaczone z wejscim wpisujacym S2 przerzutnika (RS), którego wyjscia Q jest polaczone z drugim wejsciem czwartej bramki iloczynowej (B4) a wyjscie zanegowane Q jest doprowadzone do wejsc zerujacych (R) dzielników (Dl i D2), przy czym wyjscie pierwszej bramki sumy (BRo) jest polaczone z wejsciem pierwszej bramki iloczynowej (BI) oraz z pozostalymi wejsciami kolejnych bramek sumy (BRi,....BRn), których wyjscia sa doprowadzone do wejsc (SCi,....SCn) pamieci (RAMi,....RAMn).127316 CD CD OO I—I OO TT (M < CC ET73 m LO N- t^t CM Csl -^1 t 04 < et: V < cc k=r^=a W -3*1 O CO O) Osi 'N127316 Pracownia Poligraficzna UP PRL. Naklad 100 cgz.Cena 100 zll PL