PL127231B1 - Integrator and correlator systems for digitally processing radiolocation pulse signal - Google Patents

Description

Przedmiotem wynalazku sa uklady integratora i korelatora stosowane w cyfrowej obróbce impulsowych sygnalów radiolokacjnych.Znane uklady integratorów i korelatorów cyfrowych stosowane w radiolokacji maja równo¬ legle polaczone wejscia, a ich wyjscia sa przelaczane dla obróbki sygnalów radiolokacjnych tylko z integratorem lub tylko z korelatorem. Te znane uklady integratorów i korelatorów cyfrowych powoduja duze bledy w ocenie azymutu i niejednoznacznosc oceny azymutu wykrywanego obiektu przy przejsciu z rodzaju pracy z korelatorem na rodzaj pracy z integratorem, niekorzystne zmiany w zobrazowaniu na wskazniku P przy przejsciu z jednego rodzaju pracy na drugi, duze straty przy wykrywaniu slabych sygnalów z korelatorem.W ukladach integratora i korelatora, wedlug wynalazku, polaczone sa równolegle dwa wejscia integratora. Wejscia i wyjscia kolejnych n rejestrów dynamicznych integratora polaczone sa z n wejsciami ukladu sumy logicznej, na wyjsciu którego uzyskuje sie jednobitowy sygnal sumy logicznej z n okresów sondowania. Wyjscie ukladu sumy logicznej polaczonejest z wejsciem ukladu koincydencji integratora, którego drugie wielobitowe wejscie polaczonejest z wyjsciem sumatora w integratorze. Wielobitowe wyjscie ukladu koincydencji integratora polaczone jest z ukladem koincydencji korelatora i jednoczesnie jest wyprowadzone jako wyjscie integratora.Uklady integratora i korelatora wedlug wynalazku, w przykladowym rozwiazaniu, przedsta¬ wiony jest na rysunku, który jest schematem blokowym ukladów integratora i korelatora.Wielobitowe wejscie, w równoleglym kodzie binarnym, jest polaczone z wejsciem 1 ukladu progowego PI integratora i z wejsciem 2 ukladu progowego P2 integratora, jednobitowe wyjscie 3 ukladu progowego PI jest polaczone z wejsciem 6 sumatora 2 w integratorze i z zaciskiem przelacznika KI, wyjscie 4 ukladu progowego P2 jest polaczone zdrugin zaciskiem przelacznika KI, zas wyjscie tego przelacznika polaczone jest z jednobitowym wejsciem 7 jednobitowego rejestru opózniajacego Tpi, pierwszego z szeregowo polaczonych rejestrów opózniajacych Tpi, Tp^-Tp* Punkty polaczen 7,14,17,24,...,n-l, n sasiednich rejestrów opózniajacych, sa polaczone z wejsciami 10,11,12 i 13 jednobitowej sumy logicznej S i z wejsciami 18,19, 20 i 21 jednobitowego iloczynu logicznego M2 korelatora C, wyjscie 9 sumy logicznej S jest polaczone z wejsciem 16 ukladu2 127 231 koincydencji integratora Ml, na którego drugie wielobitowe wejscie 15 jest podany wielobitowy sygnal z sumatora X w ukladzie integratora, zas wyjscie 23 iloczynu logicznego M2 jest polaczone z wejsciem 27 ukladu koincydencji korelatora M3.Drugie wielobitowe wejscie 26 ukladu koincydencji M3 jest polaczone z wyjsciem 22 ukladu koincydencji Ml, z którym polaczonejest równiez wejscie 25 wielobitowego opózniajacego rejestru R. Wyjscie 28 tego rejestru jest polaczone z wejsciem 5 sumatora X. Wyjscie WYI integratora jest wyjsciem 22 ukladu koincydencji integratora Ml, a wyjscie WY2 korelatora jest wyjsciem z ukladu koincydencji korelatora M3.Zastrzezenie patentowe Uklady integratora i korelatora do cyfrowej obróbki impulsowych sygnalów radiolokacjnych, zlozone z ukladów progowych sumatora, ukladu koincydencji integratora, rejestru opózniajacego, rejestrów dynamicznych, ukladu sumy logicznej, ukladu iloczynu logicznego i ukladu koincydencji korelatora, znamienne tym, ze wejscia i wyjscia polaczonych szergowo, kolejnych n rejestrów dynamicznych (Tpi, Tp2,...,Tp„) sa polaczone z n wejsciami ukladu sumy logicznej (S), którego wyjscie jest polaczone z wejsciem ukladu koincydencji integratora (Ml), a drugie wielobitowe wejscie ukladu koincydencji integratora (Ml) polaczonejest z wyjsciami sumatora (X), zas wielobi¬ towe wyjscie ukladu koincydencji integratora (Ml) jest polaczone z wejsciem ukladu koincydencji korelatora (M3) i jednoczesnie jest wyprowadzone jako wyjscie integratora (WYI).PI fDJtt 11I P2 K< Tpi Mi 22 Z3 M2 U « il AI3 VL if\ T,t »-f iP« ^ m mi Pracownia Poligraficzna UP PRL. Naklad 100 egz.Cena 100 zl PL

Claims (1)

1. Zastrzezenie patentowe Uklady integratora i korelatora do cyfrowej obróbki impulsowych sygnalów radiolokacjnych, zlozone z ukladów progowych sumatora, ukladu koincydencji integratora, rejestru opózniajacego, rejestrów dynamicznych, ukladu sumy logicznej, ukladu iloczynu logicznego i ukladu koincydencji korelatora, znamienne tym, ze wejscia i wyjscia polaczonych szergowo, kolejnych n rejestrów dynamicznych (Tpi, Tp2,...,Tp„) sa polaczone z n wejsciami ukladu sumy logicznej (S), którego wyjscie jest polaczone z wejsciem ukladu koincydencji integratora (Ml), a drugie wielobitowe wejscie ukladu koincydencji integratora (Ml) polaczonejest z wyjsciami sumatora (X), zas wielobi¬ towe wyjscie ukladu koincydencji integratora (Ml) jest polaczone z wejsciem ukladu koincydencji korelatora (M3) i jednoczesnie jest wyprowadzone jako wyjscie integratora (WYI). PI fDJtt 11I P2 K< Tpi Mi 22 Z3 M2 U « il AI3 VL if\ T,t »-f iP« ^ m mi Pracownia Poligraficzna UP PRL. Naklad 100 egz. Cena 100 zl PL