PL122175B1 - Scheme of connections of ic tester head slideh skhem - Google Patents

Scheme of connections of ic tester head slideh skhem Download PDF

Info

Publication number
PL122175B1
PL122175B1 PL21879479A PL21879479A PL122175B1 PL 122175 B1 PL122175 B1 PL 122175B1 PL 21879479 A PL21879479 A PL 21879479A PL 21879479 A PL21879479 A PL 21879479A PL 122175 B1 PL122175 B1 PL 122175B1
Authority
PL
Poland
Prior art keywords
circuits
inputs
outputs
support
systems
Prior art date
Application number
PL21879479A
Other languages
English (en)
Other versions
PL218794A1 (pl
Inventor
Stanislaw Bartnik
Original Assignee
Inst Komputerowych Syst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inst Komputerowych Syst filed Critical Inst Komputerowych Syst
Priority to PL21879479A priority Critical patent/PL122175B1/pl
Publication of PL218794A1 publication Critical patent/PL218794A1/xx
Publication of PL122175B1 publication Critical patent/PL122175B1/pl

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

Przedmiotem wynalazku jest uklad polaczen suportu glowicy testera ukladów scalonych, przeznaczonego do stosowania jako przystawka do automatycznego urzadzenia dla badania cyfrowych mikroukladów scalonych.Stan techniki. Znane i stosowane automatyczne urzadzenie do badania cyfrowych mikroukladów scalo¬ nych, jak na przyklad tester 9211 typu 1421 firmy Schlumberger ma glowice pomiarowa polaczona poprzez wielostykowe zlacze z wymiennym suportem na którym jest usytuowana podstawka badanego mikroukladu scalonego, zas kontakty podstawki sa odpowiednio polaczone przewodami z odpowiednimi zestykami zlacza glowica—suport.Sterownik, którym zazwyczaj jest minikomputer, poprzez jednostke obslugi i programowania i dystrybuto¬ ry logiki jest polaczony z programowanymi generatorami przebiegów sterujacych, które poprzez dynamiczna matryce komutacyjna sa polaczone z glowica' pomiarowa. Jednoczesnie jednostka pomiarowa czasów i napiec polaczona z wymieniona matryca jest polaczona z drugim zespolem wejsc jednostki obslugi i programowania.Glowica pomiarowa jest jednoczesnie polaczona ze statyczna matryca komutacyjna, polaczona z progra¬ mowanym zasilaczem pomiarowym napieciowo-pradowym, programowanymi zasilaczami forsujacymi napiecia i programowanajednostka funkcjonalna.Znany, wyzej wymieniony tester, pozwala na kontrole parametrów statycznych funkcjonalnych i dyna¬ micznych tych typów cyfrowych mikroukladów scalonych, których parametry elektrycznie nie wykraczaja poza mozliwosci sterownicze i pomiarowe testera. W szczególnosci pozwala na kontrole parametrów scalonych ukla¬ dów TTL, RTL,DTL, MSI, MOS.Znane testery cyfrowych mikroukladów scalonych nie pozwalaja na pomiar parametrów analogowych ukladów scalonych, z uwagi na brak mozliwosci forsowania napiec na poziomie miliwoltów, brak mozliwosci programowego porównywania wartosci aktualnie mierzonej z wartoscia zmierzona w poprzednim takcie pomiaro¬ wym, celem okreslenia gradientu mierzonego parametru elektrycznego.Ponadto, ziarno pomiarowe jednostki pomiarowej napiecia zasilacza pomiarowego testera jest tak duze, iz nie jest ono w stanie wykazac kilkumiliwoltowej zmiany kilkuwoltowego parametru mierzonego, poniewaz war¬ tosc zmianyjest czasami mniejsza od wielkosci tego ziarna.2 122175 Okazuje sie jednak, ze istnieje mozliwosc latwego, prostego i skutecznego przystosowania znanych teste¬ rów cyfrowych mikroukladów scalonych do pomiarów i kontroli analogowych ukladów scalonych.Istota wynalazku. Uklad polaczen suportu glowicy testera ukladów scalonych, w którym suport, zaopa¬ trzony w podstawke do mocowania mierzonych ukladów scalonych i polaczony poprzez wielostykowe zlacze z glowica pomiarowa testera, ma wyprowadzenia podstawki suportu polaczone poprzez komutacyjne uklady z ukladami kompensacji czestotliwosciowych i blokad przeciwzbudzeniowych, z ukladem pomiaru gradientów i ukladem wzmacniacza malych napiec.Wyjscia ukladu pomiaru gradientów i ukladu wzmacniacza malych napiec jak i wejscia zasilajace ukladu pomiaru gradientów i ukladu wzmacniacza malych napiec sa polaczone z wielostykowym zlaczem.Z drugiej strony wymienione komutacyjne uklady sa polaczone z wejsciami zespolu ukladów obciazen rezystancyjno-pojemnosciowych oraz z wyjsciami ukladów wymuszen pradowych i z wyjsciami ukladów dzielni¬ ków rezystancyjnych, przy czym wejscie ukladów wymuszen pradowych i wejscia ukladów dzielników rezystan- cyjnych sa polaczone z odpowiednimi stykami wielostykowego zlacza, które jest równiez polaczone przez zespól wejsc—wyjsc bezposrednio z wymienionymi komutacyjnymi ukladami suportu.Rozwiazanie wedlug wynalazku w sposób latwy i prosty umozliwia przystosowanie automatycznego urza¬ dzenia dla badania cyfrowych ukladów scalonych do wykorzystania go równiez dla badania i pomiarów analogo¬ wych mikroukladów scalonych.Objasnienie rysunku. Wynalazek jest blizej objasniony na przykladzie wykonania przedstawionym na ry¬ sunku, który pokazuje schemat blokowy ukladu polaczen.Przyklad realizacji wynalazku. W ukladzie wedlug wynalazku podstawka 1, w której mocuje sie mierzony mikrouklad scalony, usytuowana na suporcie 2, ma swoje wyprowadzenia polaczone z komutacyjnymi ukladami 3. Wyprowadzenia podstawki 1 sa polaczone poprzez komutacyjne uklady 3 z ukladami 4 kompensacji czestotli¬ wosciowych i blokad przeciwzbudzeniowych oraz z wejsciem ukladu 5 pomiaru gradientów i wejsciem ukladu 6 wzmacniacza malych napiec. Wyjscie ukladu 5 pomiaru gradientów i wyjscie ukladu 6 wzmacniacza malych napiec jak i wejscia zasilajace tych dwóch ukladów sa polaczone z wielostykowym zlaczem 7, które to zlacze laczy suport 2 z pomiarowa glowica 8 testera. Do pomiarowej glowicy 8 sa doprowadzone wyjscia 9 z dynamicz¬ nej matrycy komutacyjnej testera, wyjscie 10 ze statycznej matrycy komutacyjnej i wyjscia 11 z dystrybutora logiki. Komutacyjne uklady 3 suportu 2 sa z drugiej strony polaczone z wejsciami zespolu 12 ukladów obciazen rezystancyjno-pojemnosciowych oraz z wyjsciami ukladów 13 wymuszen pradowych i ukladów 14 dzielników rezystancyjnych. Wejscie ukladów 13 wymuszen pradowych i wejscia ukladów 14 dzielników rezystancyjnych sa polaczone z odpowiednimi stykami wielostykowego zlacza 7. Wielostykowe zlacze 7 jest równiez polaczone bezposrednio zespolem 15 wejsc - wyjsc z komutacyjnymi ukladami 3.Dzialanie ukladu. Realizacje sprawdzania analogowego mikroukladu scalonego rozpoczyna sie podobnie, jak dla cyfrowego mikroukladu scalonego do wprowadzenia programu roboczego do pamieci sterownika (mini¬ komputera), bedacego czescia skladowa testera. Z chwila wywolania w testerze procesu automatycznej kontroli nastepuje realizacja programu roboczego, podzielona na kolejne testy statyczne, test funkcjonalny i na kolejne testy dynamiczne.Kazdy test programu realizuje sie w czasie kilku kolejnych chwil czasowych, przy czym w czasie pierwszej chwili czasowej nastepuje przylaczenie wyznaczonych kontaktów wielostykowego zlacza 7 do odpowiednich linii matrycy komutacyjnej, w nastepnych chwilach czasowych nastepuje podanie napiec zasilajacych na mikro¬ uklad badany i na uklady pomocnicze suportu, a w ostatniej chwili czasowej nastepuje pomiar lub porównywa¬ nie parametru mierzonego z wartoscia zadana i zakonczenie testu.Wyzej opisanym zasadom automatycznego funkcjonowania testera, w zakresie realizacji dowolnego testu programu roboczego, podporzadkowane jest automatyczne sprawdzanie na testerze analogowych mikroukladów scalonych.Uklad polaczen wedlug wynalazku, usytuowany na suporcie 2, realizuje kolejne testy kontrolne, tworzac stosownie do aktualnego pomiaru i do typu badanego mikroukladu scalonego — odpowiedni uklad pomiarowy.Umieszczony w podstawce 1 analogowy mikrouklad scalony komunikuje sie poprzez przekaznikowe, komutacyjne uklady 3 z ukladami 4 kompensacji, ukladami 12 obciazen, ukladami 14 dzielników, ukladami 13 wymusen, ukladem 5 pomiaru gradientów, ukladem 6 wzmacniacza i bezposrednio — poprzez zespól 15 wejsc - wyjsc wielostykowego zlacza 7 z liniami matrycy komutacyjnej.Zgodnie z zasadami realizacji przez tester dowolnego testu programu w pierwszej chwili czasowej realizowa¬ nego testu nastepuje - zgodne z programem- przyporzadkowanie wyznaczonych programem kontaktów zlacza 7 do linii matrycy komutacyjnej, co równoczesnie wysterowuje przekaznikowe komutacyjne uklady 3 tak, ze tworzy sie dla badanego ukladu scalonego uklad pomiarowy stosowny do danego testu programu.122175 3 Odpowiednie wysterowanie komutacyjnych ukladów 3 umozliwia wiec galwaniczne przylaczenie do pod¬ stawki 1 suportu wszystkich pozostalych ukladów funkcjonalnych usytuowanych na suporcie 2.W nastepnej chwili czasowej realizowanego testu programu nastepuje podanie na badany uklad scalony i na uklady funkcjonalne suportu napiec zasilajacych z programowanych zasilaczy napieciowych testera oraz ewen¬ tualne ustawienie wstan aktywny zasilacza pomiarowego, jesli w poprzedniej chwili czasowej zostal on przylaczony do któregos z obmierzanych wejsc lub wyjsc badanego ukladu scalonego, lub do wyjscia ukladu 5 pomiaru gradientów lub ukladu 6 wzmacniacza.W przypadku pomiarów funkcjonalnych i dynamicznych zasilacz pomiarowy jest w stanie nieaktywnym.W ostatniej chwili czasowej realizacji testu programu roboczego nastepuje, juz bez udzialu ukladów funk¬ cjonalnych suportu, pomiar lub porównanie parametru mierzonego z wartoscia zadana i obróbka wyniku testu.Zastrzezenie patentowe Uklad polaczen suportu glowicy testera ukladów scalonych, w którym suport, zaopatrzony w podstawke do mocowania mierzonych ukladów scalonych, jest polaczony poprzez wielostykowe zlacze z glowica pomiaro¬ wa testera, która z kolei jest polaczona z wyjsciami matrycy komutacyjnej statycznej i matrycy komutacyjnej dynamicznej oraz ukladów dystrybutora logiki, znamienny tym, ze wyprowadzenia podstawki (1) suportu (2) sa polaczone poprzez komutacyjne uklady (3) z ukladami (4) kompensacji czestotliwosciowych i blokad przeciwzbudzeniowych, z ukladem (5) pomiaru gradientów i ukladem (6) wzmacniacza malych napiec, zas wyjscia ukladu (5) pomiaru gradientów i ukladu (6) wzmacniacza malych napiec jak i wejscia zasilajace tych dwóch ukladów sa polaczone z wielostykowym zlaczem (7), przy czym z drugiej strony wymienione komutacyj¬ ne uklady (3) suportu (2) sa polaczone z wejsciami zespolu (12) ukladów obciazen rezystancyjno-pojemnoscio- wych oraz z wyjsciami ukladów (13) wymuszen pradowych i z wyjsciami ukladów (14) dzielników rezystancyj- nych, podczas gdy wejscie ukladów (13) wymuszen pradowych i wejscia ukladów (14) dzielników rezystancyj- nych sa polaczone z odpowiednimi stykami wielostykowego zlacza (7), które jest równiez polaczone poprzez zespól (15) wejsc- wyjsc bezposrednio z wymienionymi komutacyjnymi ukladami (3). PL

Claims (1)

1. Zastrzezenie patentowe Uklad polaczen suportu glowicy testera ukladów scalonych, w którym suport, zaopatrzony w podstawke do mocowania mierzonych ukladów scalonych, jest polaczony poprzez wielostykowe zlacze z glowica pomiaro¬ wa testera, która z kolei jest polaczona z wyjsciami matrycy komutacyjnej statycznej i matrycy komutacyjnej dynamicznej oraz ukladów dystrybutora logiki, znamienny tym, ze wyprowadzenia podstawki (1) suportu (2) sa polaczone poprzez komutacyjne uklady (3) z ukladami (4) kompensacji czestotliwosciowych i blokad przeciwzbudzeniowych, z ukladem (5) pomiaru gradientów i ukladem (6) wzmacniacza malych napiec, zas wyjscia ukladu (5) pomiaru gradientów i ukladu (6) wzmacniacza malych napiec jak i wejscia zasilajace tych dwóch ukladów sa polaczone z wielostykowym zlaczem (7), przy czym z drugiej strony wymienione komutacyj¬ ne uklady (3) suportu (2) sa polaczone z wejsciami zespolu (12) ukladów obciazen rezystancyjno-pojemnoscio- wych oraz z wyjsciami ukladów (13) wymuszen pradowych i z wyjsciami ukladów (14) dzielników rezystancyj- nych, podczas gdy wejscie ukladów (13) wymuszen pradowych i wejscia ukladów (14) dzielników rezystancyj- nych sa polaczone z odpowiednimi stykami wielostykowego zlacza (7), które jest równiez polaczone poprzez zespól (15) wejsc- wyjsc bezposrednio z wymienionymi komutacyjnymi ukladami (3). PL
PL21879479A 1979-10-08 1979-10-08 Scheme of connections of ic tester head slideh skhem PL122175B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL21879479A PL122175B1 (en) 1979-10-08 1979-10-08 Scheme of connections of ic tester head slideh skhem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL21879479A PL122175B1 (en) 1979-10-08 1979-10-08 Scheme of connections of ic tester head slideh skhem

Publications (2)

Publication Number Publication Date
PL218794A1 PL218794A1 (pl) 1981-04-10
PL122175B1 true PL122175B1 (en) 1982-06-30

Family

ID=19998767

Family Applications (1)

Application Number Title Priority Date Filing Date
PL21879479A PL122175B1 (en) 1979-10-08 1979-10-08 Scheme of connections of ic tester head slideh skhem

Country Status (1)

Country Link
PL (1) PL122175B1 (pl)

Also Published As

Publication number Publication date
PL218794A1 (pl) 1981-04-10

Similar Documents

Publication Publication Date Title
US4070565A (en) Programmable tester method and apparatus
US7944225B2 (en) Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test
EP0136205B1 (en) Method and apparatus for applying and monitoring programmed test signals during automated testing of electronic circuits
US7036062B2 (en) Single board DFT integrated circuit tester
KR890004450B1 (ko) 검사 벡터 인덱싱 방법 및 장치
EP0042222A2 (en) Programmable sequence generator for in-circuit digital tester
WO2003005050A1 (en) Method and apparatus for optimized parallel testing and access of electronic circuits
JPH065261B2 (ja) 電子デバイス又は回路テスト方法及び装置
EP0990166B1 (en) Integrated circuit tester including at least one quasi-autonomous test instrument
DE102006035045A1 (de) Verfahren und Vorrichtung zum Eliminieren der Indexzeit einer automatischen Testausrüstung
PL122175B1 (en) Scheme of connections of ic tester head slideh skhem
US6393593B1 (en) Tester and method for testing LSI designed for scan method
US7138792B2 (en) Programmable power personality card
RU185532U1 (ru) Тестер микросхем высокочастотных импульсных преобразователей напряжения
JPH01129432A (ja) 集積回路
US6263464B1 (en) Device for controlling conformity of consumption of an electronic component in a testing machine
Hales A serially addressable, flexible current monitor for test fixture based I/sub DDQ//I/sub SSQ/testing
JPH11190761A (ja) 半導体試験装置
JP2002286800A (ja) 半導体試験装置
JPS6329277A (ja) 論理集積回路の試験装置
JP3210236B2 (ja) Ic試験装置のパターン発生装置
JPH09298222A (ja) 半導体装置の測定システム及びその測定方法
KR100916763B1 (ko) 반도체 디바이스 테스트 시스템
JPH0449590Y2 (pl)
JP2002299460A (ja) 半導体集積回路