Przedmiotem wynalazku jest uklad cyfrowy dzielenia, gdzie dzielna lub dwa skladniki dzielnej i dzielnik sa liczbami przedstawionymi w zapisie binarnym. Wynalazek jest przeznaczony do zastosowania w komputerach i systemach komputerowych, zwlaszcza w szybkich specjalizowa¬ nych procesorach do obliczen numerycznych oraz w innych szybkich urzadzeniach realizujacych operacje arytmetyczne.Znane sa uklady dzielenia binarnego, nierestytucyjnego, w których w kolejnych krokach dzielenia wyznacza sie kolejne bity, lub grupy bitów ilorazu. W pojedynczym kroku takiego dzielenia wykonuje sie odejmowanie lub dodawanie dwóch liczb, z których pierwsza stanowi dzielna, lub kolejna reszta czesciowa, otrzymana w wyniku poprzedniego odejmowania lub doda¬ wania, a druga zero, dzielnik lub okreslona jego wielokrotnosc. Dobór tej drugiej liczby, w kolejnym kroku dzielenia, zalezy od znaku i zakresu otrzymanej w poprzedniem kroku reszty czesciowej, w stosunku do wartosci dzielnika.Zgodnie z wynalazkiem w sklad ukladu cyfrowego dzielenia binarnego wchodza dwa rejestry równolegle dzielnej z mozliwoscia przesuwania ich zawartosci, pamietajace w pierwszym kroku dzielenia dwa skladniki dzielnej, z których jeden moze byc zerem, lub negacje tych skladników otrzymane przez zanegowanie wszystkich ich bitów, a w nastepnych krokach dzielenia dwa skladniki kolejnej reszty chwilowej lub reszty koncowej oraz rejestr równolegly dzielnika pamieta¬ jacy dzielnik lub jego negacje. Uklad cyfrowy dzielenia zawiera takze zespól redukujacy równolegle w kolejnych krokach dzielenia trzy liczby do dwóch liczb o takiej samej sumie. Dwiema sposród trzech redukowanych liczb sa liczby pamietane w dwóch rejestrach dzielnej, lub bardziej znaczace czesci tych liczb, a trzecia redukowanaliczbe stanowi pamietany w rejestrze dzielnika dzielnik,jego negacja lub zero, zaleznie od ostatniej, wyznaczonej w trakcie dzielenia cyfry ilorazu. W wyniku redukcji tych trzech liczb otrzymuje sie w zespole redukujacym dwie liczby stanowiace skladniki kolejnej reszty chwilowej lub reszty koncowej.Uklad cyfrowy dzielenia zawiera równiez zespól dekodujacy w kolejnych krokach dzielenia po dwie trójki bitów wzietych z trzech bardziej znaczacych pozycji binarnych dwóch skladników dzielnej, ich negacji, lub dwóch skladników kolejnej reszty chwilowej, i/lub bit znakowy dzielnika, w wyniku czego otrzymuje sie na jego wyjsciu kolejne cyfry o wartosciach -1,0, +1 ilorazu2 121 732 przedstawionego w pozycyjnym zapisie redundancyjnym o podstawie rozwiniecia 2. Wymienione zespoly cyfrowe i rejestry równolegle posiadaja nizej opisane polaczenia sluzace do przesylania sygnalów reprezentujacych informacje kodowane binarnie. Wyjscia równolegle rejestrów dzielnej i dzielnika polaczone sa z wejsciami równoleglymi zespolu redukujacego, przeznaczonymi do wpro¬ wadzania trzech redukowanych liczb. Wyjscia równolegle zespolu redukujacego polaczone sa z wejsciami rejestrów dzielnej, sluzacymi do wprowadzania skladników reszty chwilowej lub konco¬ wej. Wejscia zespolu dekodujacego przeznaczone do wprowadzania dwóch trójek bardziej znacza¬ cych bitów, wzietych z dwóch skladników dzielnej ich negacji, lub z dwóch skladników reszty chwilowej, polaczone sa albo z wyjsciami zespolu redukujacego, albo z wyjsciami rejestrów dzielnej. Wyjscie zespolu dekodujacego jest polaczone z wejsciem zespolu redukujacego sluzacym do wprowadzania sygnalu sterujacego wyborem wspomnianej wczesniej trzeciej redukowanej liczby, oraz z wejsciami rejestrów dzielnej, sluzacymi do wprowadzania kolejnych cyfr -1,0, +1 ilorazu przedstawionego w zapisie redundancyjnym.W celu lepszego wyjasnienia istoty wynalazku opisano ponizej przebieg dzielenia, zakladajac, ze struktura omówionego ukladu dzielenia przystosowana jest do dzielenia liczb przedstawionych w zapisie binarnym uzupelnieniowym. W kolejnych krokach dzielenia dzielnej lub sumy dwóch skladników dzielnej przez dzielnik wyznacza sie kolejne cyfry ilorazu w zapisie redundancyjnym o podstawie rozwiniecia 2 i cyfrach -1,0, +1. W sklad poszczególnych kroków dzielenia wchodzi wykonywana w zespole redukujacym redukcja równolegla trzech liczb do dwóch liczb o takiej samej sumie. Jako dwie z trzech redukowanych liczb bierze sie w pierwszym kroku, z obu rejestrów dzielnej, dwa skladniki dzielnej, negacje tych skladników, lub bardziej znaczace ich czesci, a w nastepnych krokach dwa skladniki kolejnych reszt chwilowych lub bardziej znaczace ich czesci.Trzecia redukowana liczba jest pobierany z rejestru dzielnika dzielnik lub jego negacja, albo zero, zaleznie od znaku dzielnika i od pary trójek bardziej znaczacych bitów wzietych z dwóch pierwszych redukowanych liczb. Wybór trzeciej z redukowanych liczb poprzedzony jest zdekodo- waniem wspomnianych par trójek bitów na jedna z cyfr -0,1,-1-1 ilorazu i jest zalezny od tej cyfry.Dla uniezaleznienia wyboru cyfr ilorazu w kazdym kroku dzielenia od znaku dzielnika wprowadza sie w zaleznosci od tego znaku na poczatku dzielenia do rejestrów dzielnej albo skladniki dzielnej, albo ich negacje. Dekodowanie wspomnianych par trójek bitów odbywa sie w ukladzie dekoduja¬ cym jednostopniowo lub dwustopniowo zaleznie od jego struktury. Przykladowo, dekodowanie dwustopniowe moze obejmowac dodanie modulo 23 dwóch trójek bitówjako dwóch liczb trójbito- wych oraz dekodowanie otrzymanej w wyniku trójki bitów. Trójkombitów 10X, 110, 111, 0XX, gdzie X oznacza dowolny bit, przyporzadkowuje sie przy tym odpowiednio cyfry -1, -1,0, +1.Mozna jednak równiez inaczej dobranym trójkom bitów przyporzadkowywac cyfry -1,0, +1 wedlug innej reguly. Otrzymane w wyniku redukcji dwa skladniki reszty chwilowej lub ich czesci wprowadza sie do rejestrów dzielnej i przesuwa sie o jeden bit w lewo, po czym wykonuje sie nastepny krok dzielenia. Struktura ukladu dzielenia moze byc dostosowana równiez do dzielenia liczb przedstawionych w zapisie binarnym znak-modul. Znak ilorazu wyznaczany jest równiez niezaleznie od omówionego przebiegu dzielenia na podstawie bitów znakowych dzielnej i dzielnika.W rejestrach dzielnej i dzielnika pamietane sa w tym przypadku wartosci bezwzgledne skladników dzielnej i dzielnika.Takie rozwiazanie ukladu moze byc zreszta przyjete równiez dla dzielenia liczb w zapisie binarnym uzupelnieniowym. W przypadku dzielnej lub dzielnika ujemnego, wprowadza sie wtedy do rejestrów dzielnej i dzielnika negacje tych liczb. Dzieki zastosowaniu omawianego ukladu dzielenia, w którym zastapiono odejmowania i dodawania przez równolegla redukcje trzech liczb do dwóch liczb z zachowaniem ich sumy, unika sie czasochlonnej propagacji przeniesien w kolejnych krokach dzielenia, przez co skraca sie znacznie czas wykonywania dzielenia.W szczególnosci, ukladem cyfrowym dzielenia binarnego wedlug wynalazku jest opisany wyzej uklad, w którym w sklad zespolu redukujacego wchodza dzialajace niezaleznie od siebie jednopozycyjne sumatory binarne, z których kazdy redukuje trójke bitów wzietych z tej samej pozycji binarnej trzech redukowanych liczb do pary bitów dla dwóch skladników kolejnej reszty.Ukladem cyfrowym dzielenia binarnego wedlug wynalazkujest w szczególnosci opisany uklad posiadajacy dodatkowo polaczenie, laczace wyjscie rejestru dzielnika z wejsciem zespolu dekoduja¬ cego, sluzacym do wprowadzania bitu znakowego dzielnika.121732 3 Ukladem cyfrowym dzielenia binarnego wedlug wynalazku jest równiez opisany uklad, zawie¬ rajacy dodatkowo zespól przetwarzajacy na biezaco otrzymywane cyfry -1,0, +1 ilorazu w zapisie redundancyjnym, poczawszy od cyfr bardziej znaczacych, na bity ilorazu w wymaganym binarnym zapisie nieredundancyjnym, na przyklad w zapisie znak-modul lub w postaci uzupelnieniowej.Wspomniany zespól przetwarzajacy posiada polaczenia z rejestrami dzielnej, sluzace do przesyla¬ nia cyfr -1,0, +1 ilorazu w zapisie redundancyjnym z rejestrów dzielnej do zespolu przetwarzaja¬ cego, i do przesylania bitów ilorazu w wymaganym nieredundancyjnym zapisie binarnym z zespolu przetwarzajacego do rejestrów dzielnej. Przetwarzanie cyfr -1,0, +1 ilorazu na bity zapisu uzupel¬ nieniowego ilorazu w zespole przetwarzajacym odbywa sie nastepujaco. Znak najbardziej znacza¬ cej jedynki jest znakiem ilorazu. Najbardziej znaczacej jedynce dodatniej odpowiadajedynka na tej samej pozycji binarnej i ciag zer na wszystkich bardziej znaczacych pozycjach, a najbardziej znaczacej jedynce ujemnej odpowiada jedynka na tej samej pozycji binarnej i ciag jedynek na wszystkich bardziej znaczacych pozycjach. Z kolei bierze sie pod uwage nastepna jedynke w ciagu.Jesli jest ona dodatnia, wszystkie bity bardziej znaczace od niej sa juz bitami ilorazu, ajesli ujemna, wszystkie zera na pozycjach bardziej znaczacych, az do najblizszej jedynki,jesli takie zera istnieja, neguje sie wraz z ta najblizsza jedynka, czyli zamienia zera na jedynki, a jedynke na zero. Takie postepowanie powtarza sie kolejno dla wszystkichjedynek dodatnich i ujemnych, az do otrzymania wszystkich bitów.W przypadku wymaganego zapisu binarnego w postaci znak-modul najbardziej znaczacej jedynce dodatniej odpowiada jedynka na tej samej pozycji binarnej i ciag zer na wszystkich bardziej znaczacych pozycjach, a najbardziej znaczacej jedynce ujemnej odpowiada jedynka na tej samej pozycji binarnej, jedynka na pozycji znakowej i zera na pozycjach binarnych miedzy tymi jedyn¬ kami, jesli nie sa to jedynki na pozycjach sasiednich. Z kolei bierze sie pod uwage nastepne kolejne jedynki w ciagu. W przypadku gdy najbardziej znaczaca, juz analizowana jedynka byla dodatnia wyznaczanie dalszych bitów jest identyczne jak w zapisie uzupelnieniowym. W przypadku nato¬ miast, gdy najbardziej znaczaca, juz analizowana jedynka byla ujemna, postepuje sie dokladnie odwrotnie, to znaczy tak jak w zapisie uzupelnieniowym przy zmienionych znakach wszystkich nastepnych jedynek.Ukladem wedlug wynalazku jest równiez inny uklad cyfrowy, w sklad którego wchodza dwa rejestry równolegle dzielnej, z mozliwoscia przesuwania ich zawartosci, pamietajace w pierwszym kroku dzielenia dzielna lub jej wielokrotnosc w postaci dwóch skladników, a w dalszych krokach dzielenia po dwa skladniki kolejnych reszt, oraz rejestr równolegly dzielnika pamietajacy dzielnik lub jego wielokrotnosc, przy czym moga tu wystepowac zarówno dodatnie jak i ujemne wielokrot¬ nosci dzielnej i dzielnika. Uklad cyfrowy dzielenia zawiera takze zespól redukujacy równolegle w kolejnych krokach dzielenia trzy liczby do dwóch liczb o takiej samej sumie. Dwiema sposród trzech redukowanych liczb sa liczby pamietane w dwóch rejestrach dzielnej, lub bardziej znaczace czesci tych liczb. Trzecia redukowana liczbe stanowi natomiast zawartosc rejestru dzielnika, jej negacja, lub zero, zaleznie od ostatniej wyznaczonej w trakcie dzielenia cyfry ilorazu. W wyniku redukcji tych trzech liczb otrzymuje sie w zespole redukujacym dwie liczby stanowiace skladniki kolejnej reszty.Uklad cyfrowy dzielenia zawiera równiez zespól dekodujacy w kolejnych krokach dzielenia grupe bitów wzietych albo z czterech bardziej znaczacych pozycji binarnych dzielnej lub jej wielokrotnosci, albo z czterech bardziej znaczacych pozycji binarnych dwóch skladników kolejnej reszty, w wyniku czego otrzymuje sie na wyjsciu zespolu dekodujacego kolejne cyfry o wartosciach 0,1,2 ilorazu przedstawionego w pozycyjnym zapisie redundancyjnym o podstawie rozwiniecia 2.Wymienione zespoly cyfrowe i rejestry równolegle posiadaja nizej opisane polaczenia sluzace do przesylania sygnalów reprezentujacych informacje kodowane binarnie. Wyjscia równolegle rejestrów dzielnej i dzielnika polaczone sa z wejsciami równoleglymi zespolu redukujacego, prze¬ znaczonymi do wprowadzania trzech redukowanych liczb. Wyjscia równolegle zespolu redukuja¬ cego polaczone sa z wejsciami rejestrów dzielnej, sluzacymi do wprowadzania skladników kolejnej reszty. Wejscia zespolu dekodujacego przeznaczone do wprowadzania dwóch czwórek bardziej znaczacych bitów, wzietych z dzielnej, dwóch skladników wielokrotnosci dzielnej, lub z dwóch skladników reszty, polaczone sa albo z wyjsciami zespolu redukujacego, albo z wyjsciami rejestrów4 121 732 dzielnej. Wyjscie zespolu dekodujacego jest polaczone z wejsciem zespolu redukujacego sluzacym do wprowadzania sygnalu sterujacego wyborem wspomnianej wczesniej trzeciej redukowanej liczby, oraz z wejsciami rejestrów dzielnej, sluzacymi do wprowadzania kolejnej cyfr 0,1,2 ilorazu przedstawionego w zapisie redundancyjnym.Omawiany uklad dzielenia dostosowany jest do dzielenia liczb binarnych, przy zalozeniu, ze dwa najbardziej znaczace bity wartosci bezwzglednej dzielnika sa jedynkami. Jesli tak nie jest, dzielenie nalezy poprzedzic pomnozeniem dzielnej i dzielnika przez 3/2 lub przez 5/4, czyli dodaniem do dzielnej i dzielnika jednej drugiej, lub jednej czwartej ich wartosci, zaleznie od tego, czy trójka najbardziej znaczacych bitów wartosci bezwzglednej dzielnika jest trójka bitów 100 czy 101. Dodanie jednej drugiej, lub jednej czwartej dzielnej zastepuje sie wprowadzeniem do dwóch rejestrów dzielnej dwu przesunietych wzgledem siebie dzielnych. W przypadku ujemnej dzielnej w zapisie uzupelnieniowym wprowadza sie do rejestrów dzielnej negacje dzielnej lub negacje dzielnych.Dla lepszego wyjasnienia istoty wynalazku opisano ponizej przebieg dzielenia, zakladajac, ze struktura omawianego ukladu dzielenia przystosowana jest do dzielenia liczb przedstawionych w zapisie znak-modul. W kolejnych krokach dzielenia dzielnej, lub jej wielokrotnosci w postaci dwóch skladników, przez dzielnik, lub jego wielokrotnosc, wyznacza sie kolejne cyfry ilorazu w zapisie redundancyjnym o podstawie rozwiniecia 2 i cyfrach 0,1,2. W sklad poszczególnych kroków dzielenia wchodzi wykonywana w zespole redukujacym redukcja trzech liczb do dwóch liczb o takiej samej ich lacznej sumie. Jako dwie z trzech redukowanych liczb bierze sie w pierwszym kroku z obu rejestrów dzielnej, dzielna, dwa skladniki jej wielokrotnosci, lub bardziej znaczace ich czesci, a w dalszych krokach dwa skladniki kolejnych reszt chwilowych lub bardziej znaczace ich czesci.Trzecia redukowana liczba jest pobierana z rejestru dzielnika odpowiednio przesunieta jego zawartosc, jej negacja lub zero, zaleznie od pary czwórek bardziej znaczacych bitów wzietych z dwóch pierwszych redukowanych liczb.Dekodowanie wspomnianych par czwórek bitów odbywa sie w ukladzie dekodujacym jedno- stopniowo lub dwustopniowo, zaleznie od jego struktury. Przykladowo dekodowanie dwustop¬ niowe moze obejmowac dodanie modulo 24 dwóch czwórek bitów jako liczb czterobitowych oraz dekodowanie otrzymanej czwórki bitów. Czwórkom bitów 00XX, 01XX, 1XXX, gdzie X oznacza dowolny bit, przyporzadkowuje sie przy tym odpowiednio cyfry 0,1,2. Mozna jednak równiez inaczej dobranym czwórkom bitów przyporzadkowac cyfry 0,1,2 wedlug innej reguly. Otrzymane y wyniku redukcji dwa skladniki reszty chwilowej lub ich czesci wprowadza sie do rejestrów uzielnej i przesuwa o jeden bit w lewo, po czym wykonuje sie nastepny krok dzielenia. Znak ilorazu wyznacza sie niezaleznie na podstawie bitów znakowych dzielnej i dzielnika.Dzieki zastosowaniu omówionego ukladu dzielenia, w którym zastapiono odejmowania i dodawania przez równolegla redukcje trzech liczb do dwóch liczb z zachowaniem ich sumy, unika sie czasochlonnej propagacji przeniesien w kolejnych krokach dzielenia, przez co skraca sie znacznie czas wykonywania dzielenia.W szczególnosci, ukladem cyfrowym dzielenia binarnego wedlug wynalazku jest opisany wyzej uklad, w którym w sklad zespolu redukujacego wchodza dzialajace niezaleznie od siebie jednopozycyjne sumatory binarne, z których kazdy redukuje trójke bitów wzietych z tej samej pozycji binarnej trzech redukowanych liczb do pary bitów dla dwóch skladników kolejnej reszty.Ukladem cyfrowym dzielenia binarnego wedlug wynalazku jest w szczególnosci opisany uklad posiadajacy dodatkowo polaczenie laczace wyjscie rejestru dzielnika z wejsciem zespolu dekoduja¬ cego, sluzacym do wprowadzania bitu znakowego dzielnika.Ukladem cyfrowym dzielenia binarnego wedlug wynalazkujest równiez opisany uklad, zawie¬ rajacy dodatkowo zespól przetwarzajacy na biezaco otrzymywane cyfry 0,1,2 ilorazu w zapisie redundancyjnym, poczawszy od cyfr bardziej znaczacych, na bity ilorazu w wymaganym binarnym zapisie nieredundancyjnym, na przyklad w zapisie znak-modul lub w postaci uzupelnieniowej.Wspomniany zespól przetwarzajacy posiada polaczenia z rejestrami dzielnej sluzace do prze¬ sylania cyfr 0,1,2 ilorazu w zapisie redundancyjnym z rejestrów dzielnej do zespolu przetwarzaja¬ cego i do przesylania bitów ilorazu w wymaganym nieredundancyjnym zapisie binarnym z zespolu przetwarzajacego do rejestrów dzielnej. Przetwarzanie cyfr 0,1,2 ilorazu na bity ilorazu w zespole przetwarzajacym odbywa sie nastepujaco. Jesli kolejna otrzymana cyfra ilorazu jest zero oznacza121 732 5 to, ze otrzymane wczesniej bity na wszystkich bardziej znaczacych pozycjach binarnych od tej cyfry sa juz ostatecznie ustalone. Jesli kolejna otrzymana cyfra ilorazu jest dwójka, pozostawia sie chwilowo zero na jej pozycji binarnej oraz neguje sie na bardziej znaczacych pozycjach binarnych ciag kolejnych jedynek az do najblizszego zera wlacznie z tym zerem, traktujac zanegowane bity jako ostatecznie ustalone. Jesli kolejna otrzymana cyfra ilorazu jest jedynka pozostawia sie ja chwilowo jako kolejny bit ilorazu, az do otrzymania na pozycjach mniej znaczacych cyfry 0 lub 2.Wyznaczanie kolejnych cyfr w opisany wyzej sposób rozpoczyna sie od chwilowego przyjecia bitu zerowego na najbardziej znaczacej pozycji binarnej.Ukladem cyfrowym wedlug wynalazku jest równiez inny, rózniacy sie od opisanych, uklad dzielenia binarnego. W jego sklad wchodza dwa rejestry równolegle dzielnej, z mozliwoscia przesuwania ich zawartosci, pamietajace w pierwszym kroku dzielenia dzielna, lub jej wielokrot¬ nosc w postaci dwóch skladników, a w dalszych krokach dzielenia po dwa skladniki kolejnych reszt, rejestr równolegly dzielnika pamietajacy dzielnik lub jego wielokrotnosc oraz dodatkowy rejestr równolegly pamietajacy trzykrotna zawartosc rejestru dzielnika, przy czym moga tu wyste¬ powac zarówno dodatnie jak i ujemne wielokrotnosci dzielnej i dzielnika.Uklad cyfrowy dzielenia zawiera takze zespól redukujacy równolegle w kolejnych krokach dzielenia trzy liczby do dwóch liczb o takiej samej sumie. Dwiema sposród trzech redukowanych liczb sa liczby pamietane wdwóch rejestrach dzielnej lub bardziej znaczace czesci tych liczb. Trzecia redukowana liczbe stanowi natomiast liczba równa k-krotnej zawartosci rejestru dzielnika,gdzie k, jest liczba calkowita z przedzialu od -3 do +3, zalezna od ostatniej wyznaczonej w trakcie dzielenia cyfry ilorazu. W wyniku redukcji tych trzech liczb otrzymuje sie w zespole redukujacym dwie liczby stanowiace skladniki kolejnej reszty.Uklad cyfrowy dzielenia zawiera równiez zespól dekodujacy w kolejnych krokach dzielenia grupe bitów wzietych albo z pieciu bardziej znaczacych pozycji binarnych dzielnej lub dwóch skladników wielokrotnosci dzielnej, albo z pieciu bardziej znaczacych pozycji binarnych dwóch skladników kolejnej reszty chwilowej, i/lub bit znakowy dzielnika, w wyniku czego otrzymuje sie na jego wyjsciu kolejne cytry o wartosciach calkowitych od -3 do -1-3 ilorazu przedstawionego w pozycyjnym zapisie redundancyjnym o podstawie rozwiniecia 4.Wymienione zespoly cyfrowe i rejestry równolegle posiadaja nizej opisane polaczenia sluzace do przesylania sygnalów reprezentujacych informacje kodowane binarnie. Wyjscia równolegle rejestrów dzielnej rejestru dzielnika i dodatkowego rejestru równoleglego polaczone sa z wejsciami równoleglymi zespolu redukujacego, przeznaczonymi do wprowadzania w kazdym kroku dzielenia trzech redukowanych liczb. Wyjscia równolegle zespolu redukujacego polaczone sa z wejsciami równoleglymi obu rejestrów dzielnej, sluzacymi do wprowadzania skladników kolejnej reszty.Wejscia zespolu dekodujacego przeznaczone do wparowadzania dwóch piatek bardziej znaczacych bitów, wzietych z dzielnej, dwóch skladników wielokrotnosci dzielnej, lub z dwóch skladników kolejnej reszty, polaczone sa albo z wyjsciami zespolu redukujacego, albo z wyjsciami rejestrów dzielnej. Wyjscie zespolu dekodujacego jest polaczone z wejsciem zespolu redukujacego sluzacym do wprowadzania sygnalu sterujacego wyborem wspomnianej wczesniej trzeciej redukowanej liczby, oraz z wejsciami rejestrów dzielnej sluzacymi do wprowadzania kolejnych cyfr ilorazu przedstawionego w zapisie redundancyjnym.Struktura omawianego ukladu dzielenia moze byc dostosowana zarówno do dzielenia liczb przedstawionych w zapisie binarnym uzupelnieniowym, jak i do dzielenia liczb w zapisie binarnym o postaci znak-modul. W przypadku zapisu uzupelnieniowego trójka najbardziej znaczacych bitów dzielnika, wlacznie z bitem znakowym, powinna miec postac 011 lub 100, w przypadku zapisu znak-modul powinna miec postac 011 lub 111. Jesli tak nie jest, dzielenie nalezy poprzedzic pomnozeniem dzielnej i dzielnika przez 3/2 lub przez 5/4, czyli dodaniem do dzielnej i dzielnika jednej drugiej lub jednej czwartej ich wartosci, tak, aby trójke najbardziej znaczacych bitów otrzymanej w ten sposób wielokrotnosci dzielnika doprowadzic do wymaganej postaci. Dodanie jednej drugiej lub jednej czwartej dzielnej mozna zastapic wprowadzeniem do dwóch rejestrów dzielnej dwu przesunietych wzgledem siebie dzielnych. Do rejestru dzielnika wprowadza sie natomiast dzielnik lub jego wielokrotnosc otrzymana w wyniku wspomnianego dodania dwóch przesunietych wzgledem siebie dzielników, a do dodatkowego rejestru równoleglego wprowadza sie trzykrotna zawartosc rejestru dzielnika.6 121 732 Dla lepszego wyjasnienia istoty wynalazku opisano ponizej przebieg dzielenia, zakladajac, ze struktura omówionego ukladu dzielenia przystosowana jest do dzielenia liczb przedstawionych w zapiesie binarnym uzupelnieniowym. W kolejnych krokach dzielenia dzielnej, lub jej wielokrot¬ nosci w postaci dwóch skladników dzielnej, przez dzielnik lub jego wielokrotnosc, wyznacza sie kolejne cyfrv ilorazu w zapisie redundancyjnym o podstawie rozwiniecia 4 i cyfrach -3, -2,-1,0, +1, +2, +3. " ' W sklad poszczególnych kroków dzielenia wchodzi wykonywana w zespole redukujacym redukcja równolegla trzech liczb do dwóch liczb o takiej samej sumie. Jako dwie z trzech redukowa¬ nych liczb bierze sie z obu rejestrów dzielnej w pierwszym kroku dwa skladniki dzielnej, negacje tych skladników lub bardziej znaczace ich czesci, a w nastepnych krokach dwa skladniki kolejnych reszt chwilowych lub ich bardziej znaczace czesci. Trzecia redukowana liczba jest k-krotna zawar¬ tosc rejestru dzielnika, gdzie k jest liczba calkowita z przedzialu od -3 do +3, zalezna od par piatek bardziej znaczacych bitów wzietych z dwóch pierwszych redukowanych liczb. Wybór trzeciej z redukowanych liczb poprzedzony jest zdekodowaniem wspomnianych par piatek bitów na jedna z cyfr -3, -2, -1,0, -hi, +2, +3 ilorazu i jest zalezny od tej cyfry.Dla uniezaleznienia wyboru cyfr ilorazu w kazdym kroku dzielenia od znaku dzielnika wprowadza sie, w zaleznosci od tego znaku, na poczatku dzielenia do rejestrów dzielnej, albo dwa skladniki dzielnej albo ich negacje. Dekodowa¬ nie wspomnianych par piatek bitów odbywa sie w ukladzie dekodujacym jednostopniowo lub dwustospniowo, zaleznie od jego struktury.Przykladowo dekodowanie dwustopniowe moze obejmowac dodanie modulo 25 dwóch piatek bitów jako liczb pieciobitowych oraz dekodowanie otrzymanej piatki bitów. Nizej podanym piatkom bitów, gdzie X oznacza dowolny bit przyporzadkowuje sie przy tym nastepujace cyfry ilorazu iooxx") 1010X f 10110J 10111 1 1100Xj 1101X1 1110XJ 1111X 000XX 001XX 01XXX -3 -2 -1 0 +1 +2 +3 Mozna jednak równiez inaczej dobranym piatkom bitów przyporzadkowac cyfry -3, -2,-1,0, + 1, +2, +3 wedlug innej reguly.W alternatywnym rozwiazaniu dekodera uwzgledniajacym równiez co najmniej jeden bit dzielnika, mozna dekodowac tylko cztery bity z otrzymanych piatek bitów. Otrzymane w wyniku redukcji dwa skladniki reszty chwilowej lub ich czesci wprowadza sie do rejestrów dzielnej i przesuwa sie o dwa bity w lewo, po czym wykonuje sie nastepny krok dzielenia. Struktura ukladu dzielenia moze byc dostosowana równiez do dzielenia liczb przedstawionych w zapisie binarnym znak-modul. Znak ilorazu wyznaczony jeskt równiez niezaleznie od omówionego przebiegu dziele¬ nia na podstawie bitów znakowych dzielnej i dzielnika.W rejestrach dzielnej i dzielnika oraz w rejestrze dodatkowym pamietane sa wówczas wartosci bezwzgledne dzielnej, skladników dzielnej, dzielnika oraz ich wielokrotnosci. Takie rozwiazanie ukladu moze byc zreszta przyjete równiez dla dzielenia liczb w zapisie binarnym uzupelnieniowym.W przypadku dzielnej lub dzielnika ujemnego wprowadza sie wtedy do rejestrów dzielnej i dzielnika negacje tych liczb lub ich wielokrotnosci.Dzieki zastosowaniu omówionego ukladu dzielenia, w którym zastapiono odejmowania i dodawania przez równolegla redukcje trzech liczb do dwóch liczb z zachowaniem ich sumy, unika sie czasochlonnej propagacji przeniesien w kolejnych krokach dzielenia przezco skraca sie znacznie czas wykonywania dzielenia.W szczególnosci, ukladem cyfrowym dzielenia binarnego wedlug wynalazku jest opisany wyzej uklad, w którym w sklad zespolu redukujacego wchodza dzialajace niezaleznie od siebie121732 7 jednopozycyjne sumatory binarne, z których kazdy redukuje trójke bitów wzietych z tej samej pozycji binarnej trzech redukowanych liczb do pary bitów dla dwóch skladników kolejnej reszty.Ukladem cyfrowym dzielenia binarnego wedlug wynalazku jest w szczególnosci opisany uklad posiadajacy dodatkowo polaczenie laczace wyjscie rejestru dzielnika z wejsciem zespolu dekoduja¬ cego, sluzacym do wprowadzania bitu znakowego dzielnika.Ukladem cyfrowym dzielenia binarnego wedlug wynalazkujest równiez opisany uklad, zawie¬ rajacy dodatkowo zespól przetwarzajacy na biezaco otrzymywane cyfry -3, -2, -1,0, +1, +2, -1-3 ilorazu w zapisie redundancyjnym, poczawszy od cyfr bardziej znaczacych, na bity ilorazu w wymaganym binarnym zapisie nieredundancyjnym, na przyklad w zapisie znak-modul lub w postaci uzupelnieniowej. Wspomniany zespól przetwarzajacy posiada polaczenia z rejestrami dzielnej, sluzace do przesylania cyfr -3, -2, -1,0, +1, +2, +3 ilorazu w zapisie redundancyjnym z rejestrów dzielnej do zespolu przetwarzajacego i do przesylania bitów ilorazu w wymaganym nieredundancyjnym zapisie binarnym z zespolu przetwarzajacego do rejestrów dzielnej. Przetwa¬ rzanie cyfr -3, -2, -1,0, +1, +2, +3, ilorazu na bity ilorazu w zespole przetwarzajacym odbywa sie nastepujaco. Ciagowi cyfr z zakresu od -3 do +3 reprezentujacemu iloraz przyporzadkowuje sie najpierw ciag cyfr z zakresu od -1 do +1 w ten sposób, ze kolejnym cyfrom 3, 2, LjS, 1, 2, 5 odpowiadaja pary TT, 10, OT, 00, 0,1, lO, 11. Znak najbardziej znaczacej jedynki w otrzymanym ciagu jest znakiem ilorazu. Najbardziej znaczacej jedynce dodatniej odpowiada wbinarnym zapisie uzupelnieniowym jedynka na tej samej pozycji binarnej i ciag zer na wszystkich bardziej znaczacych pozycjach, a najbardziej znaczacej jedynce ujemnej odpowiada jedynka na tej samej pozycji binarnej i ciag jedynek na wszystkich bardziej znaczacych pozycjach. Z kolei bierze sie pod uwage nastepna jedynke w ciagu. Jesli jest ona dodatnia wszystkie bity bardziej znaczace od niej sa juz bitami ilorazu, a jesli ujemna wszystkie zera na pozycjach bardziej znaczacych, az do najblizszej jedynki, jesli takie zera istnieja, neguje sie wraz z ta najblizsza jedynka, czyli zamienia zera na jedynki a jedynke na zero.Takiepostepowanie powtarza sie kolejno dla wszystkich jedynek dodatnich i ujemnych, az do otrzymania wszystkich bitów ilorazu. W przypadku wymaganego zapisu binarnego w postaci znak-modul najbardziej znaczacej jedynce dodatniej w ciagu zer i jedynek ze znakami odpowiada jedynka na tej samej pozycji binarnej i ciag zer na wszystkich bardziej znaczacych pozycjach, a najbardziej znaczacej jedynce ujemnej odpowiadajedynka na tej samej pozycji binarnej, jedynka na pozycji znakowej i zera na pozycjach binarnych miedzy tymi jedynkami, jesli nie sa to jedynki na pozycjach sasiednich. Z kolei bierze sie pod uwage nastepne kolejnejedynki w ciagu. W przypadku gdy najbardziej znaczaca, juz analizowana jedynka byla dodatnia wyznaczanie dalszych bitówjest identyczne jak w zapisie uzupelnieniowym. W przypadku natomiast, gdy najbardziej znaczaca,juz analizowana jedynka byla ujemna, postepuje sie dokladnie odwrotnie, to znaczy tak jak w zapisie uzupelnieniowym przy zmienionych znakach wszystkich nastepnych jedynek.Przedmiot wynalazku zostal przedstawiony w przykladach wykonania na rysunkach, które przedstawiaja: fig. 1 — schemat blokowy ukladu cyfrowego dzielenia binarnego wytwarzajacego cyfry ilorazu -1,0, +1 dla którego przyklad liczbowy dzielenia pokazano w tabl. 1, fig. 2—schemat blokowy ukladu cyfrowego dzielenia binarnego wytwarzajacego cyfry ilorazu 0, 1,2, dla którego przyklad liczbowy dzielenia pokazano na tabl. 2, fig. 3 — schemat blokowy ukladu cyfrowego dzielenia binarnego wytwarzajacego cyfry ilorazu -3, -2, -1,0, +1, +2, +3, dla którego przyklad liczbowy dzielenia pokazano w tabl. 3.Pierwszy przyklad wykonania ukladu dzielenia wedlug wynalazku pokazano w schemacie blokowym, na fig. 1. Uklad zawiera dwa rejestry równolegle A i B pamietajace w pierwszym kroku dzielenia dwa skladniki dzielnej, a w nastepnych krokach dzielenia po dwa skladniki kolejnej reszty chwilowej, przesuwanej po kazdym kroku dzielenia ojedna pozycje binarna w lewo, oraz zawiera rejestr równolegly C pamietajacy dzielnik.W sklad ukladu wchodza równiez: zespól R redukujacy równolegle trzy liczby do dwóch liczb z zachowaniem ich sumy, oraz zespól D dekodujacy po dwie trójki bitów na zakodowane binarnie cyfry -1,0, +1 ilorazu. Zespól redukujacy R zlozony jest z szeregu niezaleznych jednopozycyjnych sumatorów binarnych, z których kazdy redukuje trójke bitów wzietych z tej samej pozycji binarnej trzech redukowanych liczb do pary bitów wchodzacych w sklad dwóch zredukowanych liczb.g 121 732 Dwiema z trzech redukowanych liczb sa dwa skladniki dzielnej lub dwa skladniki kolejnej reszty chwilowej, przesylane z rejestrów A, B do zespolu R równoleglymi polaczeniami, oznaczonymi na fig. 1 podwójnymi strzalkami, laczacymi wyjscia 1, 2 rejestrów A, B z wejsciami 4, 5 zespolu R.Trzecia z redukowanych liczb jest dzielnik, jego negacja, lub zero, zaleznie od ostatniej wyznaczo¬ nej w trakcie dzielenia cyfry ilorazu. Dzielnik przesylany jest z rejestruC do zespolu R równoleglym polaczeniem oznaczonym podwójna strzalka laczaca wyjscie 3 rejestru C z wejsciem 6 zespolu R.Otrzymane w wyniku redukcji dwa skladniki kolejnej reszty przesylane sa z zespolu R do rejestrów A, B równoleglymi polaczeniami laczacymi wyjscia 7, 8 zespolu R z wejsciami 9, 10 rejestrów A, B. Niezaleznie od tego para trójek bardziej znaczacych bitów, wzietych z obu zredukowanych liczb, jest przesylana z zespolu R do zespolu D polaczeniami laczacymi wyjscia 13, 14 zespolu R z wejsciami 11,12 zespolu D. Zespól dekodujacy D zawiera sumator trójpozycyjny oraz dekoder, w którym wyznaczane sa zakodowane binarnie cyfry -1,0, +1 ilorazu. Cyfry te przesylane sa polaczeniem laczacym wyjscie 17 zespolu D z wejsciem 18 zespolu R, dla którego stanowia sygnal sterujacy wyborem trzeciej redukowanej liczby, oraz z wejsciami 19 i 20 rejestrówA i B, w których sa pamietane.Dzialanie omawianego ukladu dzielenia zilustrowano na przykladzie liczbowym pokazanym w tabl. 1. Przyklad ten przedstawia przebieg dzielenia liczb calkowitych, w którym w kolejnych krokach dzielenia wyznacza sie kolejne cyfry -1,0, +1, ilorazu w zapisie redundancyjnym o podstawie rozwiniecia 2. W przykladzie przyjeto, ze dzielna a = -1266 zlozona zdwóch skladników a = -6615, a" = +5349, przedstawionych w zapisie binarnym uzupelnieniowym, dzielonajest przez dzielnik b = +43, w wyniku czego otrzymuje sie iloraz q = -29 i dwuskladnikowa reszte r = -29 i dwuskladnikowa reszte r = -19. Symbolami a, a, r oznaczono w tabl. 1 skladniki dzielnej i reszte, a symbolami b iT oznaczono dzielnik i jego negacje. Kolejne trójki redukowanych liczb w kolejnych krokach dzielenia rozdzielono kreskami poziomymi, a bity redukowanych liczb nie brane pod uwage przy redukcji jako nie majace wplywu na dalszy przebieg dzielenia, oddzielono kreskami pionowymi. Pary trójek bitów skladników dzielnej i pary trójek bitów skladników kolejnych reszt chwilowych, od których zaleza cyfry ilorazu i wybór trzeciej redukowanej liczby, objeto linia zamknieta. W ten sam sposób zaznaczono pojedyncze pary bitów ze skladników dzielnej dopisy¬ wane w kolejnych krokach do reszt chwilowych. W przypadku, gdy trzecia z redukowanych liczb jest negacja dzielnika, przy redukcji uwzglednia sie jedynke na najmniej znaczacej pozycji binarnej.Takie korekcyjne jedynki pokazano w tabl. 1 w malych kwadracikach dwukrotnie: raz z prawej strony zanegowanych dzielników, drugi raz we wskazanych strzalkami miejscach, w których zostana wziete pod uwage przy kolejnej redukcji. Sposób redukowania trzech liczb do dwóch liczb wyjasnia powtórzona w prawej górnej czesci tabl. 1 redukcja z drugiego kroku dzielenia. Pokazano tam jakie pary bitów liczb po redukcji przyporzadkowuje sie poszczególnym trójkom bitów liczb sprzed redukcji. Dwustopniowe wyznaczanie cyfr ilorazu na podstawie par trójek bitów objetych w tabl. 1 liniami zamknietymi pokazano z prawej strony tablicy. W wyniku dodania dwóch liczb trójbitowych modulo 23, otrzymuje sie mianowicie przedstawione z prawej strony tablicy trójki bitów, którym nastepnie przyporzadkowuje sie podane w kólkach cyfry -1,0, +1 ilorazu. Omó¬ wiony sposób wyznaczania cyfr ilorazu mozna oczywiscie zastapic jednostopniowym wyznacza¬ niem cyfr w wiekszym dekoderze o szesciobitowym wejsciu. Otrzymanym cyfrom -1,0, +1 ilorazu przyporzadkowuje sie w nastepnym kroku dzielenia w przypadku dodatniego dzielnika jako trzeci redukowany skladnik odpowiednio: dzielinik, zero i negacje dzielnika. Na dole tabl. 1 pokazano sposób przeksztalcania zapisu ilorazu o cyfrach -1,0, +1 najpierw na zapis binarny uzupelnieniowy, a nastepnie na zapis binarny w postaci znak-modul. Strzalkami pokazano, które jedynki ilorazu przedstawionego w zapisie redundancyjnym maja wplyw na poszczególne bity ilorazu w wymaga¬ nej postaci binarnej.Drugi przyklad wykonania dzielenia wedlug wynalazku pokazano w schemacie blokowym na fig. 2. Uklad zawiera dwa rejestry równolegle A i B pamietajace w pierwszym kroku dzielenia dzielna i zero lub dwa skladniki wielokrotnosci dzielnej, a w nastepnych krokach dzielenia po dwa skladniki kolejnej reszty, przesuwanej po kazdym kroku dzielenia ojedna pozycje binarna w lewo, oraz zawiera rejestr równolegly C pamietajacy dzielnik lub jego wielokrotnosc. W sklad ukladu wchodza równiez: zespól R redukujacy równolegle trzy liczby do dwóch liczb z zachowaniem ich121 732 9 sumy, oraz zespól D dekodujacy po dwie czwórki bitów na zakodowane binarnie cyfry 0, 1, 2 ilorazu. Zespól redukujacy R zlozony jest z szeregu niezaleznych jednopozycyjnych sumatorów binarnych, z których kazdy redukuje trójke bitów wzietych z tej samej pozycji binarnej trzech redukowanych liczb do pary bitów wchodzacych w sklad dwóch zredukowanych liczb. Dwiema z trzech redukowanych liczb sa dzielna i zero, lub dwa skladniki wielokrotnosci dzielnej, albo dwa skladniki kolejnej reszty, przesylane z rejestrów A, B do zespolu R równoleglymi polaczeniami, oznaczonymi na fig. 2 podwójnymi strzalkami, laczacymi wyjscia 1,2 rejestrów A, B z wejsciami 4, 5 zespolu R. Trzecia z redukowanych liczb jest dzielnik, jego wielokrotnosc lub zero. Dzielnik lub jego wielokrotnosc przesylana jest z rejestru C do zespolu R równoleglym polaczeniem oznaczo¬ nym podwójna strzalka laczaca wyjscie 3 rejestru C z wejsciem 6 zespolu R. Otrzymane w wyniku redukcji dwa skladniki kolejnej reszty przesylane sa z zespolu R do rejestrów A, B równoleglymi polaczeniami laczacymi wyjscia 7, 8 zespolu R z wejsciami 9,10 rejestrów A, B. Z rejestrów A, B para czwórek bardziej znaczacych bitów jest przesylana do zespolu D polaczeniami laczacymi wyjscia 15,16 rejestrów A, B z wejsciami 11,12 zespolu D. Zespól dekodujacy D zawiera sumator czteropozycyjny oraz dekoder, w którym wyznaczane sa zakodowane binarnie cyfry 0,1,2 ilorazu.Cyfry te przesylane sa polaczeniem laczacym wyjscie 17 zespolu D z wejsciem 18 zespolu R, dla którego stanowia sygnal sterujacy wyborem trzeciej redukowanej liczby, oraz z wejsciami 19 i 20 rejestrów A i B, w których sa pamietane. Dzialanie omówionego ukladu dzielenia zilustrowano na przykladzie liczbowym pokazanym w tabl. 2.Przyklad ten przedstawia przebieg dzielenia liczb calkowitych dodatnich, w którym w kolej¬ nych krokach dzielenia wyznaczane sa kolejne cyfry 0, 1, 2 ilorazu w zapisie redundancyjnym o podstawie rozwiniecia 2. W przykladzie przyjeto, ze dzielna a = +6309 dzielona jest przez dzielnik b = +41. Z uwagi na to, ze trójka najbardziej znaczacych bitów wartosci bezwzglednej dzielnika 0101001 ma postac 101 dzielenie poprzedzonejest wyznaczeniem 5/4-krotnosci dzielnika, oznaczo¬ nej w tabl. 2 przez /Jdzielnej i dzielnej przesunietej o 2 pozycje binarne w prawo. W wyniku dzielenia otrzymuje sie iloraz q =+153 oraz 5/4-krotnosci reszty 5/4r = +45, odpowiadajacej wartosci reszty r = +36. Wszystkie wystepujace w tabl. 2 oznaczenia graficzne takie jak linie i strzalki zostaly opisane juz w poprzednim przykladzie liczbowym w odniesieniu do tabl. 1. W górnym prawym rogu tabl. 2 pokazano sposób redukowania trzech liczb do dwóch liczb, dla redukcji z pierwszego kroku dzielenia omawianego przykladu liczbowego. W prawym dolnym rogu tabl. 2 pokazano natomiast sposób przeksztalcania zapisu ilorazu o cyfrach 0, 1,2, na jego zapis binarny.Trzeci przyklad wykonania ukladu dzielenia wedlug wynalazku pokazano w schemacie bloko¬ wym na fig. 3. Uklad zawiera dwa rejestry równolegle A i B pamietajace w pierwszym kroku dzielenia dzielna i zero lub dwa skladniki wielokrotnosci dzielnej,a w nastepnych krokach dzielenia dwa skladniki kolejnej reszty, przesuwanej po kazdym kroku dzielenia o dwie pozycje binarne w lewo. Uklad zawiera równiez rejestr równolegly C pamietajacy dzielnik lubjego wielokrotnosc oraz rejestr równolegly T pamietajacy trzykrotna zawartosc rejestru C. W sklad ukladu wchodza równiez: zespól R redukujacy równolegle trzy liczby do dwóch liczb z zachowaniem ich sumy, oraz zespól D dekodujacy po dwie piatki bitów na zakodowane binarnie cyfry z zakresu od -3 do +3 ilorazu w zapisie redundancyjnym. Zespól redukujacy R zlozony jest z szeregu niezaleznych jednopozycyjnych sumatorów binarnych, z których kazdy redukuje trójke bitów wzietych z tej samej pozycji binarnej trzech redukowanych liczb do pary bitów wchodzacych w sklad dwóch zredukowanych liczb. Dwiema z trzech redukowanych liczb sa dzielna i zero lub dwa skladniki wielokrotnosci dzielnej, albo dwa skladniki kolejnej reszty, przesylane z rejestrów A, B do zespolu R równoleglymi polaczeniami, oznaczonymi na fig. 3 podwójnymi strzalkami, laczacymi wyjscia 1,2 rejestrów A, B z wejsciami 4, 5 zespolu R. Trzecia z redukowanych liczb jest dzielnik, jego wielokrotnosc lub zero. Dzielnik lubjego wielokrotnosc przesylana jest albo z rejestruC do zespolu R równoleglym polaczeniem oznaczonym na fig. 3 podwójna strzalka laczaca wyjscie 3 rejestru C z wejsciem 6 zespolu R, albo z rejestru T do zespolu R równoleglym polaczeniem oznaczonym podwójna strzalka laczaca wyjscie 23 rejestru T z wejsciem 24 zespolu R w zaleznosci od ostatniej wyznaczonej w trakcie dzielenia cyfry ilorazu. Otrzymane w wyniku redukcji dwa skladniki kolejnej reszty przesylane sa z zespolu R do rejestrów A, B równoleglymi polaczeniami laczacymi10 121732 wyjscia 7, 8 zespolu R z wejsciami 9, 10 rejestrów A, B. Z rejestrów A, B para piatek bardziej znaczacych bitów jest przesylana do zespolu D polaczeniami laczacymi wyjscia 15,16 rejestrów A, B z wejsciami 11, 12 zespolu D. Zespól dekodujacy D zawiera sumator pieciopozycyjny oraz dekoder, w którym wyznaczane sa zakodowane binarnie cyfry z zakresu od -3 do +3 ilorazu w zapisie redundancyjnym o podstawie 4. Cyfry te przesylane sa polaczeniem laczacym wyjscie 17 zespolu D z wejsciem 18 zespolu R, dla którego stanowia sygnal sterujacy wyborem trzeciej redukowanej liczby, oraz z wejsciami 19, i 20 rejestrów A, B, w których sa pamietane. Dzialanie omawianego ukladu dzielenia zilustrowano na przykladzie liczbowym pokazanym w tabl.3.Przyklad ten przedstawia przebieg dzielenia liczb calkowitych, w którym w kolejnych krokach dzielenia wyznaczane sa kolejne cyfry -3, -2, -1,0, +1, +2, +3 ilorazu w zapisie redundancyjnym o podstawie rozwiniecia 4. W przykladzie przyjeto, ze dzielna a = + 12461 dzielona jest przez dzielnik b = +70. Z uwagi na to, ze trójka najbardziej znaczacych bitów dzielnika 01000110 ma byc doprowadzona do postaci 011 dzielenie poprzedzone jest wyznaczeniem 3/2-krotnosci dzielnika oznaczonej w tabl.3 przez /}, gdzie j8=3/2b, oraz zapamietaniem w rejestrach A, B dzielnej i dzielnej przesunietej o jedna pozycje binarna w prwo. W wyniku dzielenia otrzymuje sie iloraz q =+178 oraz 3/2-krotnosc reszty 3/2r = + l,5 odpowiadajacej wartosci reszty r =+1. Wystepujace w tabl. 3 oznaczenia graficzne takie jak linie i strzalki zostaly opisane juz poprzednio w pierwszym przykladzie liczbowym w odniesieniu do tabl. 1. W górnym prawym rogu tabl. 3 pokazano sposób redukowania trzech liczb do dwóch liczb dla redukcji z pierwszego kroku dzielenia omawianego przykladu liczbowego. W prawym dolnym rogu tabl. 3 pokazano natomiast sposób przeksztalca¬ nia zapisu ilorazu o cyfrach -3, -2, -1,0, +1, +2, +3 na jego zapis binarny.Zastrzezenia patentowe 1. Uklad cyfrowy dzielenia binarnego w sklad którego wchodza dwa rejestry równolegle dzielnej pamietajace w pierwszym kroku dzielenia dwa skladniki dzielnej lub ich negacje, a w dalszych krokach dzielenia po dwa skladniki kolejnej reszty chwilowej lub reszty koncowej, oraz rejestr równolegly dzielnika pamietajacy dzielnik lub jego negacje, znamienny tym, ze zawiera zespól (R) redukujacy równolegle w kolejnych krokach dzielenia trzy liczby do dwóch liczb o takiej samej sumie, z których dwiema redukowanymi liczbami sa liczby pamietane w dwóch rejestrach dzielnej (A, B) lub bardziej znaczace czesci tych liczb, a trzecia redukowana liczbe stanowi pamietany w rejestrze dzielnika (C) dzielnik, jego negacja, lub zero, dla otrzymania w wyniku redukcji dwóch skladników kolejnej reszty chwilowej lub reszty koncowej, zespól (D) dekodujacy w kolejnych krokach dzielenia po dwie trójki bitów wzietych z trzech bardziej znaczacych pozycji binarnych dwóch skladników dzielnej, ich negacji lub dwóch skladników reszty chwilowej i/lub bit znakowy dzielnika, w wyniku czego otrzymuje sie na jego wyjsciu kolejne cyfry o wartosciach -1,0, +1 ilorazu przedstawionego w pozycyjnym zapisie redundancyjnym o podstawie rozwiniecia 2, przy czym wyjscia równolegle (1, 2, 3) rejestrów dzielnej i dzielnika (A, B, C), polaczone sa z wejsciami równoleglymi (4, 5, 6) zespolu redukujacego (R) przeznaczonymi do wprowadzania trzech redukowanych liczb, wyjscia równolegle (7, 8) zespolu redukujacego (R) polaczone sa z wejsciami równoleglymi (9,10) rejestrów dzielnej (A, B) sluzacymi do wprowadzania skladników reszty chwilowej lub koncowej, wejscia (11, 12) zespolu dekodujacego (D), przeznaczone do wprowadzania dwóch trójek bardziej znaczacych bitów, wzietych z dwóch skladników dzielnej ich negacji, lub z dwóch skladników reszty chwilowej, polaczone sa albo z wyjsciami (13,14) zespolu redukujacego (R) albo z wyjsciami (15,16) rejestrów dzielnej (A, B), wyjscie ((17) zespolu dekoduja¬ cego (D) jest polaczone z wejsciem (18) zespolu redukujacego (R) sluzacym do wprowadzania sygnalu sterujacego wyborem wspomnianej trzeciej redukowanej liczby oraz z wejsciami (19, 20) rejestrów dzielnej (A, B), sluzacymi do wprowadzania kolejnych cyfr -1,0, +1 ilorazu przedstawio¬ nego w zapisie redundancyjnym. 2. Uklad wedlug zastrz. 1, znamienny tym, ze w sklad zespolu redukujacego (R) wchodza dzialajace niezaleznie od siebie jednopozycyjne sumatory binarne, z których kazdy redukujetrójke bitgów wzietych z tej samej pozycji binarnej trzech redukowanych liczb do pary bitów dla dwóch skladników kolejnej reszty.121 732 11 3. Uklad wedlug zastrz. 1, znamienny tym, ze posiada dodatkowo polaczenie laczace wyjscie (21) rejestru dzielnika (C) z wejsciem (22) zespolu dekodujacego (D), sluzacym do wprowadzania bitu znakowego dzielnika. 4. Uklad wedlug zastrz. 1, znamienny tym, ze zawiera dodatkowo zespól przetwarzajacy na biezaco otrzymywane cyfry ilorazu -1,0, +1 w zapisie redundancyjnyiji, poczawszy od cyfr bardziej znaczacych, na bity ilorazu w wymaganym binarnym zapisie nieredundancyjnym, przy czym wspomniany zespól przetwarzajacy posiada polaczenia z rejestrami dzielnej (A, B) sluzace do przesylania cyfr -1, 0, +1 ilorazu w zapisie redundancyjnym i bitów ilorazu w wymaganym nieredundancyjnym zapisie binarnym. 5. Uklad cyfrowy dzielenia binarnego, w sklad którego wchodza dwa rejestry równolegle dzielnej pamietajace w pierwszym kroku dzielenia dzielna, lub jej wielokrotnosc w postaci dwóch skladników, a w dalszych krokach dzielenia po dwa skladniki kolejnych reszt, oraz rejestr równo¬ legly dzielnika pamietajacy dzielnik lub jego wielokrotnosc, znamienny tym, ze zawiera zespól (R) redukujacy równolegle w kolejnych krokach dzielenia trzy liczby do dwóch liczb o takiej samej sumie, z których dwiema redukowanymi liczbami sa liczby pamietane w dwóch rejestrach dzielnej (A, B) lub bardziej znaczace czesci tych liczb, a trzecia redukowana liczbe stanowi zawartosc rejestru dzielnika (C) jej negacja lub zero, dla otrzymania w wyniku redukcji dwóch skladników kolejnej reszty, zespól (D) dekodujacy w kolejnych krokach dzielenia grupe bitów wzietych albo z czterech bardziej znaczacych pozycji binarnych dzielnej lub jej wielokrotnosci, albo z czterech bardziej znaczacych pozycji binarnych dwóch skladników kolejnej reszty, w wyniku czego otrzy¬ muje sie na jego wyjsciu kolejne cyfry o wartosciach 0,1,2 ilorazu przedstawionego w pozycyjnym zapisie redundancyjnym o podstawie rozwiniecia 2, przy czym wyjscia równolegle (1,2,3) rejestrów dzielnej i dzielnika (A, B, C) polaczone sa z wejsciami równoleglymi (4,5,6) zespolu redukujacego (R) przeznaczonymi do wprowadzania redukowanych liczb; wyjscia równolegle (7t 8) zespolu redukujacego (R) polaczone sa z wejsciami (9,10) rejestrów dzielnej (A, B), sluzacymi do wprowa¬ dzania skladników kolejnej reszty, wejscia (11, 12) zespolu dekodujacego (D) przeznaczone do wprowadzania dwóch czwórek bardziej znaczacych bitów, wzietych z dzielnej, dwóch skladników wielokrotnosci dzielnej, lub z dwóch skladników kolejnej reszty polaczone sa albo z wyjsciami (13, 14) zespolu redukujacego (R) albo z wyjsciami (15,16) rejestrów dzielnej (A, B) wyjscie (17) zespolu dekodujacego (D) jest polaczone z wejsciem (18) zespolu redukujacego (R) sluzacym do wprowa¬ dzania sygnalu sterujacego wyborem wspomnianej trzeciej redukowanej liczby oraz z wejsciami (19, 20) rejestrów dzielnej (A, B), sluzacymi do wprowadzania kolejnych cyfr 0, 1, 2 ilorazu przedstawionego w zapisie redundancyjnym. 6. Uklad wedlug zastrzu. 5, znamienny tym, ze w sklad zespolu redukujacego (R) wchodza dzialajace niezaleznie od siebie jednopozycyjne sumatory binarne, z których kazdy redukujetrójke bitów wzietych z tej samej pozycji binarnej trzech redukowanych liczb do pary bitów dla dwóch skladników kolejnej reszty. 7. Uklad wedlug zastrz. 5, znamienny tym, ze posiada dodatkowo polaczenie laczace wyjscie (21) rejestru dzielnika (C) z wejsciem (22) zespolu dekodujacego (D), sluzacym do wprowadzania bitu znakowego dzielnika. 8. Uklad wedlug zastrz. 5, znamienny tym, ze zawiera dodatkowo zespól przetwarzajacy na biezaco otrzymywane cyfry ilorazu 0, 1, 2 w zapisie redundancyjnym, poczawszy od cyfr bardziej znaczacych, na bity ilorazu w wymaganym binarnym zapisie nieredundancyjnym, przy czym wspomniany zespól przetwarzajacy posiada polaczenia z rejestrami dzielnej (A, B) sluzace do przesylania cyfr 0,1,2 ilorazu w zapisie redundancyjnym i bitów ilorazu w wymaganym nieredun¬ dancyjnym zapisie binarnym. 9. Uklad cyfrowy dzielenia binarnego, w sklad którego wchodza dwa rejestry równolegle dzielnej pamietajace w pierwszym kroku dzielenia dzielna, lub jej wielokrotnosc w postaci dwóch skladników, a w dalszych krokach dzielenia po dwa skladniki kolejnych reszt, oraz rejestr równo¬ legly dzielnika pamietajacy dzielnik lub jego wielokrotnosc, znamienny tym, ze zawiera dodatkowy rejestr równolegly (T) pamietajacy trzykrotna zawartosc rejestru dzielnika (C) zespól (R) reduku¬ jacy równolegle w kolejnych krokach dzielenia trzy liczby do dwóch liczb o takiej samej sumie, z których dwiema redukowanymi liczbami sa liczbypamietane w dwóch rejestrach dzielnej (A, B)lub12 121732 bardziej znaczace czesci tych liczb, a trzecia redukowana liczbe stanowi liczba równa k-krotnej zawartosci rejestru dzielnika (C), gdzie k jest liczba calkowita z przedzialu od -3 do +3, dla otrzymania w wyniku redukcji dwóch skladników kolejnej reszty, zespól (D) dekodujacy w kolejnych krokach dzielenia grupe bitów wzietych albo z pieciu bardziej znaczacych pozycji binarnych dzielnej, lub dwóch skladników wielokrotnosci dzielnej, albo z pieciu bardziej znacza¬ cych pozycji binarnych dwóch skladników kolejnej reszty i/lub bit znakowy dzielnika, w wyniku czego otrzymuje sie na jego wyjsciu kolejne cyfry o wartosciach calkowitych od -3 do +3 ilorazu przedstawionego w pozycyjnym zapisie redundancyjnym o podstawie rozwiniecia 4, przy czym wyjscia równolegle (1, 2, 3, 23) rejestrów dzielnej (A, B) rejestru dzielnika (C) i dodatkowego rejestru (T) polaczone sa z wejsciami równoleglymi (4,5,6,24) zespolu redukujacego (R) przezna¬ czonymi do wprowadzania w kazdym krokudzielenia trzech redukowanych liczb, wyjscia równo¬ legle (7, 8) zespolu redukujacego (R) polaczone sa z wejsciami (9, 10) rejestrów dzielnej (A, B), sluzacymi do wprowadzania skladników kolejnej reszty, wejscia (11,12) zespolu dekodujacego (D) przeznaczone do wprowadzania dwóch piatek bardziej znaczacych bitów, wzietych z dzielnej, dwóch skladników wielokrotnosci dzielnej, lub z dwóch skladników kolejnej reszty polaczone sa albo z wyjsciami (13,14) zespolu redukujacego (R) albo z wyjsciami (15,16) rejestrów dzielnej (A, B), wyjscie (17) zespolu dekodujacego (D)jest polaczone z wejsciem (18) zespolu redukujacego(R) sluzacym do wprowadzania sygnalu sterujacego wyborem wspomnianej trzeciej redukowanej liczby oraz z wejsciami (19,20) rejestrów dzielnej (A, B) sluzacymi do wprowadzania kolejnych cyfr -3, -2, -1,0, +1, +2, +3 ilorazu przedstawionego w zapisie redundancyjnym. 10. Uklad wedlug zastrz. 9, znamienny tym, ze w sklad zespolu redukujacego (R) wchodza dzialajace niezaleznie od siebie jednopozycyjne sumatory binarne, z których kazdy redukujetrójke bitów wzietych z tej samej pozycji binarnej trzech redukowanych liczb do pary bitów dla dwóch skladników kolejnej reszty. 11. Uklad wedlug zastrz. 9, znamienny tym, ze posiada dodatkowo polaczenie laczace wyjscie (21) rejestru dzielnika (C) z wejsciem (22) zespolu dekodujacego (D), sluzacym do wprowadzania bitu znakowego dzielnika. 12. Uklad wedlug zastrz. 9, znamienny tym, ze zawiera dodatkowo zespól przetwarzajacy na biezaco otrzymywane cyfry ilorazu -3, -2, -1,0, +1, +2, +3 w zapisie redundancyjnym, poczawszy od cyfr bardziej znaczacych, na bity ilorazu w wymaganym binarnym zapisie nieredundancyjnym, przy czym wspomniany zespól przetwarzajacy posiada polaczenia z rejestrami dzielnej (A, B) sluzace do przesylania cyfr -3, -2, -1,0, +1, -1-2, +3 ilorazu w zapisie redundancyjnym i bitów ilorazu w wymaganym nieredundancyjnym zapisie binarnym.121 732 a ( r l _*£ C \20 B \11 A ffj D 3 5i }0 e 2 5. d 7 4» 16 12 14 .2/ 13 R 1 FlQ. 1 u U r 0 '5 f— n 7 4_ 10 2 i L \l9 B i* A 16 12 £ *L JL D 1 Fig. 2121 732 1 Ai J k JB 8 #5- \7 4 ^" 23 3 % Z _£ -Bi T f [20 B 21 ^ 16 tr* A c U& 15 //r u !^2 ¦ D 1 Fig 3 0101011 1010100 0011000101001 1 pJi 0011100101 o 1011 T~Ó)o O O Ofll .-,1 1I0 1 1 -UJ 1 Ol OlOO 15 l O OJJ01 10 1 fi 1 010 1 1 ofl] Loli olo o o -loJ 'l 0 1 0 10 0 ig oil 100 1^1 fo o 011 o 1 ofó] omi 0J0 11 -loJ b 0 10 10 11 fi 1 110 O 1 lpl olo]5i)i o o -ID b 110 1 0 100 ( J 5) 0 0 0 0 0 1 110 10 1 *L_ 110 0 0 1 111 0 0 0 10 1 110 000 e 0 ® 0 6 e e r 1101101 4-iioiiil * -10 0 11 - ? ? - - + 110 1111 liioooii 1 1 o 1 1 I t rVnVrV 10011101 lobl 1 i121732 fi 0 10 10 0 1 0 1 0 1 0,0 1 0 1 1 0 0 1 1,0 1 1 0 0 1 1 0 0,1 1 - -/* |0|l 1 0] OJ 10100101 [ 1 o moooioiooi ii"cr o liooii 0 1 xl 01 1 O 1 lfo] 0 0 10 -llj 10 0 11 £ -0 •*p -/3 fflMiS E O O 01 lo i i' i i o o opi 00 1 1 -|0j o TOHS ,f mjio i o 0 1 li 0 O O tTTTl 0 0 11- (TToirDioio or=i olili o cl o lio -|i| [1 O o i i o o i T li 0 01000010 0 0111001- 0 111 ® 1000 (2) 0 10 0 (i) 0 0 11 (O) 0 111 (l) 1001 © 0 10 1 (?) q. 1210121 f' 010110100 01210121 10011001 talii. 2 a 01000110 01000110 011010010 100101101 01001110110 10110001001 w 110|0 0010101101 4" 5 i ik) 00010101x01 I 1 0 0 O 1 O O l if i o oii 11 Afm o o olo o i mS 51 I OTTO 1 0 01 TT— ,-GSJiHS? V |3 dl 1 011 O 0 Ojl 1 li Ol O 1 Ol 1 1 1 d i i o i o o \r \ 010111011 l l|l 0100100- oiooi 1110 0 0 0001 110 0 0 3 112 tabl. 3 PL