PL120927B2 - Voltage discriminator network - Google Patents

Description

Przedmiotem wynalazku jest uklad dyskryminatora napiecia, który moze znalezc zastosowanie jako detektor maksymalnej wartosci napiecia. Uklad mozna równiez zastosowac jako konwerter napiecia — czas, przy liniowych przebiegach napiec wejsciowych.W znanych dotychczas rozwiazaniach stosuje sie uklad zlozony z komparatorów napiecia, którego wada jest koniecznosc stosowania zewnetrznych zródel odniesienia U,h i UpL. Znane sa uklady zawierajace przerzutnik Schmitta, jak równiez uklady zawierajace przerzutnik Schmitta oraz komparatory napiecia.Istota wynalazku polega na tym, ze w ukladzie dyskryminatora napiecia wejscie przerzutnika Schmitta polaczone z wejsciem odwracajacym komparatora napiecia stanowi wejscie ukladu. Natomiast wejscie inwertera sterowanejest napieciami progowymi wytworzonymi w przerzutniku Schmitta lub jego napieciem wyjsciowym, zas wyjscie inwerterapolaczonejest z wejsciem nieodwracajacym kompratora napiecia. Wyjscie przerzutnika Schmitta i komparatora napiecia sa polaczone z wejsciami ukladu logicznego, którego wyjscie stanowi wyjscie calego ukladu.Zaleta ukladu wedlug wynalazku jest to, ze nie wymaga zewnetrznego zródla napiecia odniesienia.Przedmiot wynalazku jest przedstawiony w przykladzie wykonania na rysunku, na którym fig. 1 przedstawia schemat blokowy ukladu fig. 2—charakterystyke Uwy^fifUw.) przerzutnika Schmitta, fig. 2b — uzyskana dzieki zastosowaniu inwertera charakterystyke Uwj=F(U™) komparatora, a fig. 3 — zaleznosci czasowe.Uklad zawiera przerzutnik Schmitta PS, komparator napiecia K, inwerter I oraz uklad logiczny Ex—Or.Sygnal wejsciowy Uwe doprowadzony jest do wejscia przerzutnika PS oraz do wejscia odwracajacego komparatora napiecia K. Wejscie inwertera I sterowane jest napieciami progowymi Uphi Upl wytwarzanymi w przerzutniku PS. Wyjscie inwertera I polaczone jest z wejsciem nieodwracajacym komparatora napiecia K.Wyjscie przerzutnika PS i komparatora napiecia K polaczone sa z wejsciami ukladu logicznego Ex—Or. Po przekroczeniu przez napiecie wejsciowe U we wartosci napiecia progowego UpL na wyjsciu komparatora napiecia * pojawi sie impuls trwajacy az do momentu zmniejszenia sie napiecia wejsciowego u»e ponizej wartosci napiecia progowego UpH. Na wyjsciu przerzutnika PS impuls pojawia sie po przekroczeniu przez napiecia wejsciowe Uwe wartosci Uph i trwa az do momentu, gdy napiecia Uwc nie zmniejsza sie ponizej wartosci UpL. W momentach gdy Uwe jest wieksze od Upl i mniejsze od UpH, impulsy na wyjsciach przerzut¬ nika PS i komparatora napiecia K maja rózne wartosci i na wyjsciu ukladu logicznego Ex — Or pojawia sie wówczas impulsy.2 120927 Zastrzezenie patentowe Uklad dyskryminatora napiecia zawierajacy przerzutnik Schmitta oraz komparator napiecia, znamienny tym, ze wyjscie przerzutnika Schmitta (PS) polaczone z wejsciem odwracajacym komparatora napiecia (K) stanowi wejscie ukladu, natomiast wejscie inwertera (I) sterowanejest napieciami progów mi wytwarzanymi w przerzutniku Schmitta (PS) lub jego napieciem wyjsciowym, zas wyjscie inwertera (I) polaczone jest z wejsciem nieodwracajacym komparatora napiecia (K), a wyjscie pr/er/utnika Schmitta (PS) i komparatora napiecia (K) sa polaczone z wejsciami ukladu logicznego (Ex-Or), którego wyjscie stanowi wyjscie calego ukladu.PS h Ut uM Ex-0r K H Fig.l. a) IUu, 1I.L U -»u» f» b) Uus • i V *r< ¦^lu fifl.120 927 Mt \-\ -t~\ Uli fig. 5. PL

Claims (1)

1. Zastrzezenie patentowe Uklad dyskryminatora napiecia zawierajacy przerzutnik Schmitta oraz komparator napiecia, znamienny tym, ze wyjscie przerzutnika Schmitta (PS) polaczone z wejsciem odwracajacym komparatora napiecia (K) stanowi wejscie ukladu, natomiast wejscie inwertera (I) sterowanejest napieciami progów mi wytwarzanymi w przerzutniku Schmitta (PS) lub jego napieciem wyjsciowym, zas wyjscie inwertera (I) polaczone jest z wejsciem nieodwracajacym komparatora napiecia (K), a wyjscie pr/er/utnika Schmitta (PS) i komparatora napiecia (K) sa polaczone z wejsciami ukladu logicznego (Ex-Or), którego wyjscie stanowi wyjscie calego ukladu. PS h Ut uM Ex-0r K H Fig.l. a) IUu, 1I.L U -»u» f» b) Uus • i V *r< ¦^lu fifl.120 927 Mt \-\ -t~\ Uli fig. 5. PL