PL159016B1 - Uklad uniwersalnego trygera czasowego ze stabilizacja poziomu wyzwalania PL - Google Patents

Abstract

1. Uklad uniwersalnego trygera czasowego ze stabi- lizacja poziomu wyzwalania, wyposazony w dyskrymina- tor przejscia przez zero oraz dyskryminator dolnego progu, w którym to ukladzie dyskryminator przejscia przez zero podlaczony jest do wejscia zegarowego ukladu flip-flop, a dyskryminator dolnego progu podlaczony jest do wejscia danych ukladu flip-flop, znamienny tym, ze wyjscie odwracajace (6) dyskryminatora przejscia przez zero (1) jest polaczone z wejsciem odwracajacym wzmacniacza operacyjnego (8) odwracajacego faze, któ- rego wyjscie jest polaczone poprzez uklad calkujacy (11) z wejsciem odwracajacym (7) dyskryminatora przejscia przez zero, przy czym wzmacniacz operacyjny (8) wypo- sazony jest w uklad sprzezenia zwrotnego zawierajacy szeregowo polozony rezystor sprzezenia (9) i kondensa- tor (10), natomiast wyjscie (16) ukladu flip-flop (5) jest polaczone z ukladem wyjsciowym (20) poprzez uklad formujacy (9), przy czym uklad wyjsciowy zawiera wyjs- cie zewnetrzne dodatnie (17) i ujemne (18), a punkt dola- czenia napiecia progu (25) jest polaczony z wewnetrznym napieciem odniesienia (Uw) poprzez potencjometr (27) i rezystor (28) oraz z gniazdem wejsciowym (29) i punkt ten jest przylaczony do dyskryminatora dolnego progu (2) przez uklad separujacy (26). (72) Twórcy wynalazku: Jacek Bialkowski, Warszawa, PL Wieslaw Karnicki, Warszawa, PL PL

Description

Przedmiotem wynalazku jest układ uniwersalnego trygera czasowego ze stabilizacją poziomu wyzwalania.

Układ będący przedmiotem wynalazku ma zastosowanie w dziedzinie fizyki jądrowej i techniki pomiarowej. Służy on do wytwarzania precyzyjnych informacji o czasie pojawiania się impulsów z uwzględnieniem kształtu tych impulsów. W szczególności układ znajduje zastosowanie w przypadku impulsów wejściowych o dużym zakresie zmiany amplitudy oraz czasu narastania.

Znany jest układ wyzwalania czasowego przeznaczony dla potrzeb fizyki jądrowej i techniki pomiarowej „Octal Constant Fraction Discriminator - typ CF 8000 produkowany przez firmę EG i G - ESN ORTEC i opisany w katalogu firmowym p. t. Nuclear Instruments and Systems 86-87 EG i G - ORTEC 100 Midland Road Oak Ridge TN 37831-0895 USA.

Innym znanym układem jest rozwiązanie będące przedmiotem polskiego patentu nr 105 467 p. t. „Stałofrakcyjny dyskryminator zwłaszcza dla subnanosekundowej spektroskopii czasowej promieniowania jonizującego. Niekorzystnymi cechami tych układów jest zbyt niska częstotliwość pracy i znacznie rozbudowana konstrukcja układowa.

Układ uniwersalnego trygera czasowego ze stabilizacją poziomu według wynalazku jest złożony z wielu układów cząsskowych stanowiących części składowe układu ogólnego. W układzie tym dyskryminator przejścia przez zero podłączony jest do wyjścia zegarowego układu flip-flop, a dyskryminator dolnego progu do wejścia danych tego układu. Układ flip-flop poprzez układ formujący jest połączony z układem wyjściowym zawierającym wyjście zewnętrzne dodatnie i ujemne.

Wyjście odwracające dyskryminatora przejścia przez zero jest połączone z wejściem odwracającym wzmacniacza operacyjnego odwracającego fazę, którego wyjście jest połączone przez układ całkujący z wejściem odwracającym fazę tego dyskryminatora. Wzmacniacz operacyjny odwracający fazę wyposażony jest w układ sprzężenia zwrotnego zawierający szeregowo połączony rezystor

159 016 i kondensator. Do dyskryminatora dolnego progu jest przyłączony punkt dołączenia napięcia progu za pośrednictwem układu separującego. Punkt dołączenia napięcia progu jest połączony z wewnętrznym napięciem odniesienia przez potencjometr i opornik oraz z wtykiem wejściowym. Wzmacniacz operacyjny odwracający fazę ma wejście nieodwracające połączone z potencjometrem i drugie wyjście połączone z układem sterowania wskaźnika stanu wejścia.

Układ flip-flop wyposażony jest także w wyjście kasujące połączone ze wskaźnikiem wyjścia przez układ rozciągający i układ wyjściowy.

Układ według wynalazku charakteryzuje się znacznie wyższą częstotliwością pracy i prostszą konstrukcją w stosunku do znanych wymienionych układów.

Układ uniwersalnego trygera czasowego ze stabilizacją poziomu wyzwalania objaśniony jest w przykładzie wykonania na rysunku przedstawiającym schemat blokowy trygera.

Impulsy wejściowe są dołączone równolegle do dyskryminatora przejścia przez zero 1 i dyskryminatora dolnego progu 2. Dla dyskryminacji przejścia przez zero jest wykorzystywany szybki komparator ECL z ujemnym sprzężeniem zwrotnym stabilizującym jego poziom wyjściowy. Sprzężenie zwrotne jest realizowane przy użyciu wzmacniacza operacyjnego w pętli z wyjścia odwracającego 6 na wejście odwracające 7 poprzez szeregowe sprzężenie zawierające rezystor sprzężenia 9 i kondensator 10 oraz przy użyciu układu całkującego 11 dołączonego do wyjścia 14 wzmacniacza operacyjnego. Wejście nieodwracające 12 wzmacniacza operacyjnego 8 jest dołączone do potencjometru 13, którym wybiera się optymalny poziom wyzwalania dla pracy układu przy dużym zakresie dynamicznym.

Poprawność pracy układu jest sygnalizowany przez wskaźnik stanu wejścia 15. Wyjścia dy^^ryminatorów dolnego progu i przejścia przez zero dołączone są odpowiednio do wejścia zegarowego 3 i wejścia danych 4 układu flip-flop 5. W przypadku spełnienia warunków czasowych na wyjściu układu flip-flop 16 istnieje impuls, który po uformowaniu na określoną, długość w układzie formującym 19 generuje impulsy w układzie wyjściowym 20, istniejące na wyjściu dodatnim 17 i ujemnym 18.

Impuls z wyjścia układu kasującego 21 układu flip-flop jest również wykorzystany do sterowania wskaźnika stanu wyjścia 22 poprzez układ rozciągający 23 i wyjściowy 24.

Dyskryminator dolnego progu posiada napięcia progu dołączone przez napięciowy układ separujący 26. Wewnętrzne napięcie odniesienia Uw może być sterowane przez potencjometr napięcia odniesienia 27 i rezystor napięcia odniesienia 28.

Gniazdo wejściowe 29 służy do pomiaru nastawionego wewnętrznego napięcia odniesienia lub do dołączenia napięcia z urządzenia zewnętrznego.

Zakład Wydawnictw UP RP. Nakład 90 egz. Cena 10 000 zł

Claims (2)

1. Zastrzeżenia patentowe

   1. Układ uniwersalnego trygera czasowego ze stabilizacją poziomu wyzwalania, wyposażony w dyskryminator przejścia przez zero oraz dyskryminator dolnego progu, w którym to układzie dyskryminator przejścia przez zero podłączony jest do wejścia zegarowego układu flip-flop, a dyskryminator dolnego progu podłączony jest do wejścia danych układu flip-flop, znamienny tym, że wyjście odwracające (6) dyskryminatora przejścia przez zero (1) jest połączone z wejściem odwracającym wzmacniacza operacyjnego (8) odwracającego fazę, którego wyjście jest połączone poprzez układ całkujący (11) z wejściem odwracającym (7) dyskryminatora przejścia przez zero, przy czym wzmacniacz operacyjny (8) wyposażony jest w układ sprzężenia zwrotnego zawierający szeregowo położony rezystor sprzężenia (9) i kondensator (10), natomiast wyjście (16) układu flip-flop (5) jest połączone z układem wyjściowym (20) poprzez układ formujący (9), przy czym układ wyjściowy zawiera wyjście zewnętrzne dodatnie (17) i ujemne (18), a punkt dołączenia napięcia progu (25) jest połączony z wewnętrznym napięciem odniesienia (Uw) poprzez potencjometr (27) i rezystor (28) oraz z gniazdem wejściowym (29) i punkt ten jest przyłączony do dyskryminatora dolnego progu (2) przez układ separujący (26).
2. 2. Układ według zastrz. 1, znamienny tym, że wzmacniacz operacyjny (8) ma wejście nieodwracające (12) połączone z potencjometrem (13) i wyjście (14) połączone z układem sterowania wskaźnika stanu wejścia (15), a układu flip-flop (5) jest wyposażony w wejście kasujące (21) połączone ze wskaźnikiem, stanu wyjścia (22) przez układ rozciągający (23) i wyjściowy (24).