PL119607B1 - Method of commutation of analog channels and apparatus therefor - Google Patents

Method of commutation of analog channels and apparatus therefor Download PDF

Info

Publication number
PL119607B1
PL119607B1 PL20556278A PL20556278A PL119607B1 PL 119607 B1 PL119607 B1 PL 119607B1 PL 20556278 A PL20556278 A PL 20556278A PL 20556278 A PL20556278 A PL 20556278A PL 119607 B1 PL119607 B1 PL 119607B1
Authority
PL
Poland
Prior art keywords
input
counter
circuit
commutation
buffer memory
Prior art date
Application number
PL20556278A
Other languages
English (en)
Other versions
PL205562A1 (pl
Inventor
Leszek Mulka
Original Assignee
Inst Komputerowych Syst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inst Komputerowych Syst filed Critical Inst Komputerowych Syst
Priority to PL20556278A priority Critical patent/PL119607B1/pl
Publication of PL205562A1 publication Critical patent/PL205562A1/xx
Publication of PL119607B1 publication Critical patent/PL119607B1/pl

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

Przedmiotem wynalazku jest sposób i uklad komutacji kanalów analogowych majacy zastosowanie w-urza- dzeniach pomiarowych, cyfrowych systemach automatyki i systemach rejestracji danych.Stan techniki. Znany jest z polskiego opisu patentowego nr 88520 sposób i uklad wspólpracy komutato¬ rów sygnalów analogowych i przetwornika analogowo—cyfrowego.Sposób polega na tym, ze wytworzony przez wybrany komutator impuls zerujacy przesyla sie do pozosta¬ lych komutatorów, a wybrany komutator i uruchomiony przetwornik analogowo-cyfrowy wytwarzaja sygnal zajetosci trwajacy przez czas laczenia kanalu w wybranym komutatorze, lub przez czas przetwarzania w prze¬ tworniku, który rozprowadza sie do pozostalych komutatorów, przy czym wybrany komutator zalacza wybrany kanal dopiero po odmierzeniu czasu potrzebnego na rozlaczenie kanalu polaczonego poprzednio w dowolnym komutatorze.Uklad do stosowania tego sposobu sklada sie z przetwornika analogowo—cyfrowego, który wytwarza sygnal zajetosci kanalu z komutatorów, przy czym komutatory te sa polaczone równolegle a wraz zjednym komutatorem stanowia one polaczenie równoleglokaskadowe. Komutatory sa polaczone pomiedzy soba liniami zerowania i liniami zajetosci magistrali dzialajacymi na zasadzie sprzezenia liniowego o dwukierunkowym dziala¬ niu.Znane jest równiez z innego polskiego opisu patentowego nr 72 997 wielokanalowe urzadzenie do progra¬ mowanego przelaczenia kanalów, w którym wyjscia kodowe stanu licznika sterujacego sa polaczone przez prze¬ laczniki programujace z wejsciem ukladu logicznego, polaczonego z generatorem impulsów, którego wyjscie jest polaczone zjednym wejsciem licznika sterujacego.Sygnal przelaczajacy jest wprowadzony na drugie wejscie licznika sterujacego i na wejscie ukladu opóznia¬ jacego, przy czym klucze kanalowe sa polaczone z licznikiem sterujacym i z ukladem opózniajacym.Istota wynalazku. W sposobie wedlug wynalazku wybrany kanal zalacza sie na czas laczenia równy czasowi wlaczenia pamieci buforowej przy pomocy impulsu z ukladu sterowania, a licznik kasuje sie impulsem zerowania z ukladu sterowania przy pomocy bramkujacego ukladu kazdorazowo po zakonczeniu laczenia przy komutacji programowanej i jednorazowo po zakonczeniu ostatniego laczenia w cyklu przy komutacji cyklicznej,2 119607 zas dodatkowo przy komutacji cyklicznej wybieranie kolejnych kanalów dokonuje sie impulsami taktowymi wystepujacymi na przemian z impulsami wlaczania pamieci buforowej, przy czym impulsy taktowe przesyla sie bramka, która otwiera sie sygnalem z przerzutnika na czas pelnego cyklu komutacji.W ukladzie wedlug wynalazku liczace wejscie licznika jest polaczone z wyjsciem bramki, której jedno wejscie jest polaczone z ukladem sterujacym, a drugie z wyjsciem i jednym wejsciem ustawiajacym bistabilnego przerzutnika, zas drugie ustawiajace wejscie jest polaczone do masy, kolejno zas wyjscie kasujace tego przerzutni¬ ka sa polaczone z ukladem sterujacym, natomiast wejscie taktowe przerzutnika jest polaczone z wejsciem zeruja¬ cym licznika i wyjsciem ukladu bramek, którego jedno wejscie jest polaczone z ostatnim wyjsciem dekodera, a pozostale z ukladem sterujacym, z którymjest polaczony takze blok pamieci buforowej.Przedmiot wynalazku realizuje programowane, badz cykliczne wybieranie kanalów w tym samym ukladzie komutatora, co pozwala na zastosowanie jednego typu komutatora zarówno w programowanych urzadzeniach systemowych jak i w urzadzeniach prostych, co w rezultacie prowadzi do unifikacji ukladów komutacyjnych i uproszczenia konstrukcyjnego rozwiazan.Zastosowanie odpowiednio sterowanej pamieci buforowej zapewnia uniezaleznienie sie od stanów nieusta¬ lonych przy przelaczeniu kanalów, które sa zródlem istotnych bledów pomiarowych, zwlaszcza w komutato¬ rach elektromechanicznych z przekaznikami kontaktronowymi.Objasnienie rysunku. Przedmiot wynalazku jest uwidoczniony w przykladzie realizacji na rysunku przedsta¬ wiajacym schemat blokowy ukladu.Przyklad realizacji wynalazku. W sposobie wedlug wynalazku kanaly wybiera sie programowo lub cyklicz¬ nie przy pomocy multipleksera M sterowanego z licznika L poprzez blok pamieci buforowej PB i uklad dekodera D. Wybrany kanal zalacza sie na czas laczenia równy czasowi wlaczenia pamieci buforowej PB impulsem z ukladu sterowania 1.Licznik L kasuje sie impulsem zerowania z ukladu sterowania 1 przy pomocy bramkujacego ukladu 4 kazdorazowo po zakonczeniu laczenia przy komutacji programowanej i jednorazowo po zakonczeniu ostatniego laczenia w cyklu przy komutacji cyklicznej.Dodatkowo zas przy komutacji cyklicznej wybieranie kolejnych kanalów dokonuje sie impulsami taktowy¬ mi wystepujacymi na przemian z impulsami wlaczania pamieci buforowej PB, przy czym impulsy taktowe bramkuje sie przy pomocy bramki 2, która otwiera sie sygnalem z przerzutnika 3 na czas pelnego cyklu komutacji.Uklad komutacji kanalów analogowych, zawiera licznik L programowany z magistrali interface J poprzez uklad wprowadzenia danych UW, przy czym licznik ten poprzez blok pamieci buforowej PB i dekoder D steruje multiplekserem M, a poprzez uklad wprowadzenia danych UW jest polaczony z ukladem sterujacym 1.Wejscie liczace licznika L jest polaczone z wyjsciem bramki 2, której jedno wejscie jest polaczone z ukla¬ dem sterujacym 1, a drugie z wyjsciem Q i wejsciem ustawiajacym K bistabilnego przerzutnika 3, zas drugie ustawiajace wejscie J jest podlaczone do masy.Wyjscie kasujace S i R tego przerzutnika sa polaczone z ukladem sterujacym 1, a wejscie taktowe T jest polaczone wejsciem zerujacym licznika L i wyjsciem ukladu bramek 4, którego jedno wejscie jest polaczone z ostatnim wyjsciem dekodera D, a pozostale z ukladem sterujacym 1, z którym jest polaczony takze blok pamieci buforowej PB.Zastrzezenia patentowe 1. Sposób komutacji sygnalów analogowych, w którym kanaly wybiera sie programowo lub cyklicznie przy pomocy multipleksera sterowanego z licznika poprzez blok pamieci buforowej i uklad dekodera, przy czym licznik ten jest sterowany ze sterujacego ukladu przy pomocy ukladu bramek i bistabilnego przerzutnika, zna¬ mienny tym, ze wybrany kanal zalacza sie na czas laczenia równy czasowi wlaczenia buforowej pamieci (PB) przy pomocy impulsu z ukladu sterowania (1), a licznik (L) kasuje sie impulsem zerowania z ukladu sterowania (1) przy pomocy bramkujacego ukladu (4) kazdorazowo po zakonczeniu laczenia przy komutacji programowanej i jednorazowo po zakonczeniu ostatniego laczenia w cyklu przy komutacji cyklicznej, zas do¬ datkowo przy komutacji cyklicznej wybieranie kolejnych kanalów dokonuje sie impulsami taktowymi wystepu¬ jacymi na przemian z impulsami wlaczania buforowej pamieci (PB), przy czym impulsy taktowe bramkuje sie bramka (2), która otwiera sie sygnalem z przerzutnika (3) na czas pelnego cyklu komutacji. 2. Uklad komutacji kanalów analogowych, zawierajacy licznik programowany z magistrali interface po¬ przez uklad wprowadzania danych, przy czym licznik ten poprzez blok pamieci buforowej i dekoder steruje multiplekserem, zas uklad wprowadzania danych, wraz z licznikiem i bistabilny przerzutnik sa polaczone z ukla¬ dem sterujacym, znamienny tym, ze liczace wejscie licznika (L) jest polaczone z wyjsciem bramki (2),t 119607 3 której jedno wejscie jest polaczone z ukladem sterujacym (1), a drugie z wyjsciem (Q) i wejsciem ustawiajacym (K) bistabilnego przerzutnika (3), zas druiie ustawiajace wejscie (J) tego przerzutnika jest podlaczone do masy, z kolei zas wyjscia kasujace (S) i (R) tego przerzutnika sa polaczone z ukladem sterujacym (1). natomiast wejscie taktowe (T) przerzutnika (3) jest polaczone z wejsciem zerujacym licznika (L) i wyjsciem ukladu bramek (4), którego jedno wejscie jest polaczone z ostatnim wyjsciem dekodera (D), a pozostale z ukladem sterujacym, z którym jest polaczony takze blok pamieci buforowej (PB). { PL

Claims (2)

  1. Zastrzezenia patentowe 1. Sposób komutacji sygnalów analogowych, w którym kanaly wybiera sie programowo lub cyklicznie przy pomocy multipleksera sterowanego z licznika poprzez blok pamieci buforowej i uklad dekodera, przy czym licznik ten jest sterowany ze sterujacego ukladu przy pomocy ukladu bramek i bistabilnego przerzutnika, zna¬ mienny tym, ze wybrany kanal zalacza sie na czas laczenia równy czasowi wlaczenia buforowej pamieci (PB) przy pomocy impulsu z ukladu sterowania (1), a licznik (L) kasuje sie impulsem zerowania z ukladu sterowania (1) przy pomocy bramkujacego ukladu (4) kazdorazowo po zakonczeniu laczenia przy komutacji programowanej i jednorazowo po zakonczeniu ostatniego laczenia w cyklu przy komutacji cyklicznej, zas do¬ datkowo przy komutacji cyklicznej wybieranie kolejnych kanalów dokonuje sie impulsami taktowymi wystepu¬ jacymi na przemian z impulsami wlaczania buforowej pamieci (PB), przy czym impulsy taktowe bramkuje sie bramka (2), która otwiera sie sygnalem z przerzutnika (3) na czas pelnego cyklu komutacji.
  2. 2. Uklad komutacji kanalów analogowych, zawierajacy licznik programowany z magistrali interface po¬ przez uklad wprowadzania danych, przy czym licznik ten poprzez blok pamieci buforowej i dekoder steruje multiplekserem, zas uklad wprowadzania danych, wraz z licznikiem i bistabilny przerzutnik sa polaczone z ukla¬ dem sterujacym, znamienny tym, ze liczace wejscie licznika (L) jest polaczone z wyjsciem bramki (2),t 119607 3 której jedno wejscie jest polaczone z ukladem sterujacym (1), a drugie z wyjsciem (Q) i wejsciem ustawiajacym (K) bistabilnego przerzutnika (3), zas druiie ustawiajace wejscie (J) tego przerzutnika jest podlaczone do masy, z kolei zas wyjscia kasujace (S) i (R) tego przerzutnika sa polaczone z ukladem sterujacym (1). natomiast wejscie taktowe (T) przerzutnika (3) jest polaczone z wejsciem zerujacym licznika (L) i wyjsciem ukladu bramek (4), którego jedno wejscie jest polaczone z ostatnim wyjsciem dekodera (D), a pozostale z ukladem sterujacym, z którym jest polaczony takze blok pamieci buforowej (PB). { PL
PL20556278A 1978-03-22 1978-03-22 Method of commutation of analog channels and apparatus therefor PL119607B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL20556278A PL119607B1 (en) 1978-03-22 1978-03-22 Method of commutation of analog channels and apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL20556278A PL119607B1 (en) 1978-03-22 1978-03-22 Method of commutation of analog channels and apparatus therefor

Publications (2)

Publication Number Publication Date
PL205562A1 PL205562A1 (pl) 1980-01-14
PL119607B1 true PL119607B1 (en) 1982-01-30

Family

ID=19988262

Family Applications (1)

Application Number Title Priority Date Filing Date
PL20556278A PL119607B1 (en) 1978-03-22 1978-03-22 Method of commutation of analog channels and apparatus therefor

Country Status (1)

Country Link
PL (1) PL119607B1 (pl)

Also Published As

Publication number Publication date
PL205562A1 (pl) 1980-01-14

Similar Documents

Publication Publication Date Title
PL119607B1 (en) Method of commutation of analog channels and apparatus therefor
GB1298505A (en) Improvements in programmable sequential control means
SU543972A1 (ru) Многоканальный коммутатор дл системы передачи информации
SU913336A1 (ru) Устройство для программного управления 1
SU1689941A1 (ru) Многоканальное устройство дл ввода информации
SU1001012A1 (ru) Программируемый контроллер
SU1560980A1 (ru) Многоканальное устройство дл регистрации сигналов
SU438057A1 (ru) Многоканальное программное реле времени
SU1506528A1 (ru) Формирователь длительности импульсов
SU1241251A1 (ru) Устройство дл моделировани систем массового обслуживани
SU920880A2 (ru) Многоканальное программное реле времени
SU1003025A1 (ru) Программно-временное устройство
RU1268073C (ru) Программируемый селектор импульсов по длительности
SU1228227A1 (ru) Генератор серий импульсов с программным управлением
SU1198557A1 (ru) Устройство дл передачи дискретной информации
SU1027831A1 (ru) Делитель частоты следовани импульсов с программным управлением
SU1571598A1 (ru) Многоканальное устройство дл сопр жени абонентов с ЦВМ
SU959096A1 (ru) Устройство дл контрол параметров логических блоков
SU1226619A1 (ru) Формирователь последовательности импульсов
SU894694A1 (ru) Формирователь тактовых импульсов
SU732844A1 (ru) Устройство дл сопр жени вычислительной машины с импульсными датчиками
SU1376094A1 (ru) Модуль программируемого коммутатора
SU1061106A1 (ru) Устройство дл программного управлени
SU502385A1 (ru) Устройство дл счета продукции
CS238458B1 (cs) Zapojeni řadiče systému ke kvantování současně probíhajících kvazistatických a dynamických signálů