SU1506528A1 - Формирователь длительности импульсов - Google Patents
Формирователь длительности импульсов Download PDFInfo
- Publication number
- SU1506528A1 SU1506528A1 SU874339272A SU4339272A SU1506528A1 SU 1506528 A1 SU1506528 A1 SU 1506528A1 SU 874339272 A SU874339272 A SU 874339272A SU 4339272 A SU4339272 A SU 4339272A SU 1506528 A1 SU1506528 A1 SU 1506528A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- pulses
- unit
- input
- output
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в устройствах, вход щих в состав систем автоматического управлени . Цель изобретени - повышение надежности путем снижени разр дности элементов формировател . С помощью задатчика 7 длительности импульсов и пауз между ними и задатчика 8 количества импульсов в цикле задаютс параметры импульсов формируемой циклической последовательности. На выходах блока 6 мультиплексоров формируютс информационные сигналы, определ ющие длительность импульса или паузы, соответствующих состо нию счетчика 3. При переполнении счетчика 2 сигнал переноса через элемент 9 задержки поступает на вход счетного триггера 4, перевод его в противоположное состо ние. При этом измен етс кодова комбинаци на дополнительном адресном входе блока 6 мультиплексоров. При переполнении счетчика 3 сигнал переполнени через элемент 10 задержки поступает на управл ющий вход счетчика 3, в результате чего в него заноситс код исходного состо ни , определ ющий число импульсов в цикле. 1 ил.
Description
Изобретение отнрситс к импульсной технике и может быть использовано в устройствах, вход щих в состав систем автоматического управлени .
Цель изобретени - повышение надежности путем снижени разр дности элеь1ентов формировател .
На фиг. 1 приведена структурна схема формировател ; на фиг. 2 - при- Q зы между импульсами. Эти коды пред- мер реализации блока мультиплексоров варительно задаютс задатчиком 7 на и задатчика длительностей импульсов информационные входы блока 6 мульти- и пауз между ними.
Формирователь длительности импуль15
5 соответствует состо нию паузы между импульсами. Логический ноль на дополнительном адресном входе блока 6 мультиплексоров вл етс признаком дл коммутации с его информационных входов на выходы кода длительности импульса, а логическа единица - соответственно кода длительности паусов содержит генератор 1 импульсов, счетчики 2 и 3 импульсов, счетный триггер 4, выходную клемму 5, блок 6 мультиплексоров, задатчик 7 длительностей импульсов и пауз между импульсами, задатчик 8 количества импульсов в цикле, элементы 9 и 10 задержки.
Выход генератора 1 подключен к счетному входу счетчика 2, каждый из элементов 9 и 10 задержки включен между выходом переноса и управл ющим входом соответствующего счетчика 2 и 3, выход элемента 9 задержки соединен с счетным входом триггера 4, вы25
плексоров.
На счетчик 2 начинают поступать импульсы с генератора 1, по заднему фронту каждого из которых мен етс состо ние счетчика 2 и в какой-то мо мент времени наступает его переполне ние, возникает сигнал переноса, ко- 20 торый поступает на элемент 9 задержпоступает на управл ющий вход счетчика 2 и осуществл ет установку в счетчик 2 кода длительности импульса После установки кода в счетчике 2 сигнал переноса на его выходе снимаетс , т.е. возникает задний фронт импульса переноса, он задерживаетс элементом 9 задержки и поступает на триггер 4, устанавлива его в единицу, начинаетс процесс формировани длительности импульса.
ход которого подключен к счетному входу счетчика 3 и дополнительному адресному входу блока 6 мультиплексоров , адресные входы которого соединены с выходами счетчика 3, установочные входы которого подключены к выходу задатчика 8, выходы задатчика 7 подключены к информационным входам блока 6 мультиплексоров, выходы которого подключены к установочным входам счетчика 2.
Формирователь длительности импульсов работает следующим образом.
После включени питани разр ды счетчиков 2 и 3 установились в произвольное состо ние, а триггер 4, на пример, в нулевое состо ние, обеспе- чива поступление нул на дополнительный адресный вход блока 6 мультиплексоров .
Установившийс в счетчике 3 код поступает на адресные входы блока 6 мультиплексоров, обеспечива коммутацию с его информационных входов на его выход соответствующего кода длительности импульса или паузы между импульсами , далее этот код поступает н установочные входы счетчика 2. Логический ноль на выходе триггера 4 и соответстве1Гно на выходной клемме
зы между импульсами. Эти коды пред- варительно задаютс задатчиком 7 на информационные входы блока 6 мульти-
5 соответствует состо нию паузы между импульсами. Логический ноль на дополнительном адресном входе блока 6 мультиплексоров вл етс признаком дл коммутации с его информационных входов на выходы кода длительности импульса, а логическа единица - соответственно кода длительности паузы между импульсами. Эти коды пред- варительно задаютс задатчиком 7 на информационные входы блока 6 мульти-
плексоров.
На счетчик 2 начинают поступать импульсы с генератора 1, по заднему фронту каждого из которых мен етс состо ние счетчика 2 и в какой-то момент времени наступает его переполнение , возникает сигнал переноса, ко- торый поступает на элемент 9 задерж
поступает на управл ющий вход счетчика 2 и осуществл ет установку в счетчик 2 кода длительности импульса. После установки кода в счетчике 2 сигнал переноса на его выходе снимаетс , т.е. возникает задний фронт импульса переноса, он задерживаетс элементом 9 задержки и поступает на триггер 4, устанавлива его в единицу, начинаетс процесс формировани длительности импульса.
Единица на дополнительном адресном входе блока 6 мультиплексоров вызывает коммутацию кода длительности паузы между импульсами, при том же состо нии счетчика 3, на установочные входы счетчика 2. Через врем , обусловленное установленным в счетчике 2 кодом, счетчик 2 вновь пере
полн етс , возникает импульс переноса , по которому в этот счетчик устанавливаетс заданна длительность паузы, а затем устанавливаетс в ноль триггер 4, в результате чего завершаетс формирование длительности импульса и начнетс формирование длительности паузы между импульсами . Перепад с единицы в ноль, задний фронт импульса, с выхода триггера 4 поступает на счетный вход счетчика 3 и измен ет его состо ние на единицу счета, изменившийс код на его выходе коммутирует соответствующую ему новую комбинацию кода длительности вькодного импульса.
В какой-то момент времени счетчик 3 переполн етс , на его выходе возникает сигнал переноса, который, проход через элемент 10 задержки, осуществл ет установку в счетчик 3 кода количества импульсов в цикле, предварительно заданную задатчиком 8. Установленным в счетчике 3 кодом осуществл етс коммутаци кода длительности первого импульса в заданном цикле, при окончании последнего импульса из заданного количества счетчика 3 вновь переполн етс и в нем устанавливаетс вновь код количества импульсов в цикле, и цикл работы повтор етс .
Блок 6 мультиплексоров может быть реализован, например, на мультиплексорах 11.1,,.., 11.п. Выход каждого из мультиплексоров 11.1,..., 11.п при этом соедин етс со своим установочным входом счетчика 2.
Задатчик 7(8) может быть реализован на движковых модульных микровы- ключател х 6-полюсных. Разомкнутые положени , например 12 и 13, обеспечивают подачу на информационный вход блока 6 мультиплексоров логической единицы,- замкнутые положени , например 14, 15 - подачу логического нул .
Предлагаемое устройство позвол ет получать разнообразные циклы импульсов , количество импульсов в которых определ етс любым вариантом, который можно составить из т-разр дов счетчика 3, и получить любую длительность импульсов и пауз между ними и разную дл каждого импульса и паузы в цикле, какую только можно составить из п-разр дов счетчи ка 2, без изменени конструкций блоков, вход щих в состав устройства.
Предлагаемое устройство обладает олной автономностью и вырабатывает иклы требуемых длительностей импульов и пауз между ними без внешних правл ющих сигналов. Перечисленные
функциональные возможности достигнуты при не менее чем 2-кратном упрощении устройства, обеспечива тем самым повышение его надежности.
Claims (1)
- Формула изобретениФормирователь длительности импульсов , содержащий генератор импульсов, выход которого соединен со счетным входом первого счетчика, триггер, выход которого соединен с выходнойклеммой формировател , отличающийс тем, что, с целью повышени надежности путем снижени раз- р дности элементов формировател , в него введены блок мультиплексоров,второй счетчик, первый и второй элементы задержки, задатчик длительностей импульсов и пауз между ними, задатчик количества импульсов в цикле , триггер выполнен счетным триггером , выходы задатчика длительностей и myльcoв и пауз между ними соединены с соответствующими информационными входами блока мультиплексоров, выходы которого соединены с установочными входами первого счетчика, адресные входы блока мультиплексоров соединены с выходами второго счетчика, выход переноса первого счетчика через первый элемент задержки соединен с входом счетного триггера и управл ющим входом первого счетней со счетным входом второго счетчика и дополнительным адресным входом блока мультиплексоров, выход переноса второго счетчика через второй элемент задержки соединен с управл ющим входом второго счетчика, вькоды задатчика количества импульсов в цикле соединены с установочными входами второго счетчика.I9иг.2Составитель В, Бутин Редактор С, Патрушева Техред М.ХоданичЗаказ 5445/54Тираж 884ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска наб., д. 4/5Корректор Т.ПалийПодписное
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874339272A SU1506528A1 (ru) | 1987-12-07 | 1987-12-07 | Формирователь длительности импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874339272A SU1506528A1 (ru) | 1987-12-07 | 1987-12-07 | Формирователь длительности импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1506528A1 true SU1506528A1 (ru) | 1989-09-07 |
Family
ID=21340573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874339272A SU1506528A1 (ru) | 1987-12-07 | 1987-12-07 | Формирователь длительности импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1506528A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5138188A (en) * | 1991-07-09 | 1992-08-11 | Intel Corporation | Edge-sensitive pulse generator |
-
1987
- 1987-12-07 SU SU874339272A patent/SU1506528A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 758498, кл. Н 03 К 5/04, 1980. Авторское свидетельство СССР № 1064441, кл. Н 03 К 5/04, 1983. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5138188A (en) * | 1991-07-09 | 1992-08-11 | Intel Corporation | Edge-sensitive pulse generator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1506528A1 (ru) | Формирователь длительности импульсов | |
US4127823A (en) | Programmable controller | |
RU2019907C1 (ru) | Программируемый генератор импульсов | |
SU542336A1 (ru) | Генератор импульсов | |
SU1088106A1 (ru) | Устройство дл выделени импульсов из импульсной последовательности | |
SU1091351A1 (ru) | Делитель частоты следовани импульсов с регулируемой длительностью импульсов | |
SU1008893A1 (ru) | Генератор последовательностей импульсов | |
SU970321A1 (ru) | Устройство дл управлени процессом сварки | |
SU1288648A1 (ru) | Цифровой анализатор интервалов времени | |
SU1226619A1 (ru) | Формирователь последовательности импульсов | |
SU1338019A1 (ru) | Генератор случайного потока импульсов | |
SU1226620A1 (ru) | Генератор импульсов | |
SU492876A1 (ru) | Устройство дл программного управлени | |
SU1387184A1 (ru) | Селектор импульсов | |
SU864514A1 (ru) | Генератор серий импульсов | |
SU817997A1 (ru) | Селектор импульсов по длительности | |
SU1725369A1 (ru) | Циклическое реле времени | |
SU980258A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU1480102A1 (ru) | Формирователь последовательностей импульсов | |
SU1195430A2 (ru) | Устройство дл формировани временных интервалов | |
SU1283973A1 (ru) | Преобразователь аналог-временной интервал с двойным интегрированием | |
SU1256159A1 (ru) | Генератор псевдослучайных чисел | |
SU1238210A1 (ru) | Формирователь пачек импульсов | |
SU1381509A1 (ru) | Устройство дл контрол логических блоков | |
SU1437859A1 (ru) | Генератор потоков случайных событий |