SU1480102A1

SU1480102A1 - Формирователь последовательностей импульсов

Info

Publication number: SU1480102A1
Application number: SU874256862A
Authority: SU
Inventors: Константин Гордиевич Иголкин; Валерий Ильич Фартусов
Original assignee: Предприятие П/Я В-2969
Priority date: 1987-06-04
Filing date: 1987-06-04
Publication date: 1989-05-15

Abstract

Изобретение может быть использовано в устройствах автоматики и управлени , контрол и диагностики. Цель изобретени - расширение функциональных возможностей за счет формировани переменной частоты следовани импульсов со строго определенным произвольно задаваемым числом импульсов в каждой последовательности и регулируемой длительностью импульсов и повышение надежности его работы за счет исключени возможного искажени первого импульса последовательности при переходе с большей частоты следовани импульсов на меньшую. Цель достигаетс тем, что в формирователь последовательности импульсов введены последовательно соединенные счетчик, блок дешифратор, мультиплексор, формирующие количество импульсов в последовательности, а также введены счетчик, элемент задержки, одновибратор, элемент ИЛИ, триггер. 1 ил.

Description

1

Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и управлени , контрол и диагностики.

Целью изобретени вл етс расширение функциональных возможностей за счет формировани переменной частоты следовани импульсов с произвольно задаваемым числом импульсов в каждой последовательности и регулируемой длительностью импульсов и повышение надежности его работы за счет исключени возможного искажени первого импульса последовательности при переходе с большей частоты следовани импульсов на меньшую.

На чертеже представлена функциональна схема формировател последовательностей импульсов.

Формирователь последовательностей импульсов содержит первый блок 1 дешифраторов , первый и второй мультиплексоры 2 и 3, входную и выходную шины 4 и 5, первый и второй счетчики 6 и 7 импульсов, счетный вход второго из которых подключен к входной шине 4, а выходы через первый блок 1 дешифраторов - к информационным входам второго мультиплексора 3, адресные входы которого соединены с выходами первого счетчика 6 и адресными входами первого мультиплексора 2, элемент 8 задержки, шину 9 начальной установки, одновибратор 10, триггер 11, первый, второй и третий элементы ИЛИ 12,13 и 14, третий мультиплексор 15, второй блок 16 дешифраторов, третий и четвертый счетчики 17 и 18 имЈ

00

to

т14

пульсов, счетный вход перваго из которых соединен с входной шиной 4, а выходы - с информационными входами первого мультиплексора 2, выход которого через элемент 8 задержки и одно- вибратор 10 соединен с первым входом первого элемента 11ЛИ 12, второй вход которого подключен к выходу второго мультиплексора 3, а выход - к счетному входу триггера 11, установочный вход которого подключен к шине 9 начальной установки и первым входам второго и третьего элементов ИЛИ 13 и 14, а выход - к выходной шине 5, установочному входу второго и счетному входу четвертого счетчиков 7 и 18 импульсов, выходы последнего из которых через второй блок 16 дешифраторов соединены с информационными входами третьего мультиплексора 15, адресные входы которого подключены к выходам первого счетчика 6, а выход - к счетному входу первого счетчика 6 импульсов и второму входу второго эле- мента ИЛИ 13, выход которого соединен с установочными входами третьего и четвертого счетчиков 17 и 18 импульсов , причем последний выход второго блока 16 дешифраторов соединен с вторым входом третьего элемента ИЛИ 14, выход которого подключен к установочному входу первого счетчика 6 импульсов .

В таблице приведены построение и работа формировател последовательностей импульсов.

Длительность задержки элемента 8 задержки определ етс из необходимости согласовани работы счетчиков 7 и 17 и зависит от тактовой частоты Ф, а также от времени срабатывани счетчиков 7 и 12, мультиплексора 2, элемента ИЛИ 12, триггера 11 и одно- вибратора 10. Длительность импульса должна быть минимальной и определ етс временем надежного срабатывани выходного триггера 11.

5

01

5 5

0

5

0

5

024

Формирователь последовательностей импульсов работает следующим образом.

Импульсы тактовой частоты Ф по шине 4 подаютс на счетные входы счетчиков 7 и 17.

Сигнал начальной установки длительностью не менее одного периода тактовой частоты Ф, подаваемый по шине 9 начальной установки на R-вход триггера 11,устанавливает его в исходное состо ние. На выходной шине 5 формировател устанавливаетс сигнал низкого уровн , снимаемый с пр мого выхода триггера 11, этим же сигналом устанавливаетс в исходное состо ние и блокируетс по R-входу счетчик 7. Кроме того, сигнал начальной установки через элемент ИЛИ 14 устанавливает в исходное состо ние счетчик 6, а через элемент ИЛИ 13 устанавливает в исходное состо ние и блокирует счетчики 17 и 18.

Мультиплексоры 2,3 и 15 в соответствии с нулевым кодом, снимаемым с выходов счетчика 6 на свои адресные входы, подключают к выходам первые информационные входы. По спаду сигнала начальной установки импульсы так- |товой частоты Ф поступают на счетный вход счетчика 17. По фр онту 16-го импульса тактовой частоты Ф на четвертом выходе счетчика 17 по вл етс сигнал высокого уровн длительностью в 16 периодов тактовой частоты Ф. Этот сигнал, пройд через мультиплексор 2 и элемент 8 задержки, поступает на вход одновибратора 10, который формирует импульс определенной минимальной длительности, поступающий через элемент ИЛИ 12 на счетный вход

триггера 11. i

Последний устанавливаетс в единичное состо ние. На шине 5 формировател формируетс сигнал высокого уровн , снимаемый с пр мого выхода триггера 1I, разреша по R-входу работу счетчика 7. Отсчитав дес ть следующих импульсов (по фронту 26-го импульса тактовой частоты Ф от начала работы формировател по спаду сигнала начальной установки), счетчик 7 устанавливает на своих выходах код, по которому дешифратор блока 1 дешифраторов формирует импульс длительностью в период тактовой частоты Ф. Этот импульс, пройд через мультиплексор 3 и элемент ИЛИ 12, устанавливает триггер 11 в нулевое состо 51

ние. Сигнал низкого уровн с пр мого выхода триггера 11 обнул ет и блокирует счетчик 7.

На шине 5 формировател формирует- с импульс длительностью в 11 периодов тактовой частоты ф, По спаду выходного импульса срабатывает счетчик 18, увеличива свое состо ние на единицу . По фронту 64 -го импульса такто- вой частоты Ф на четвертом выходе счетчика 17 вновь формируетс сигнал высокого уровн и работа формировател повтор етс . По спаду 10-го импульса на выходе триггера 11 на выхо- де счетчика 18 устанавливаетс код, по которому первый дешифраторхблока 16 дешифраторов формирует сигнал высокого уровн . По фронту этого сигнала через мультиплексор 15 счетчик 6 увеличивает свое состо ние на единицу , и по соответствующему коду с его выходов мультиплексоры 2,3 и 15 подключают к своим выходам следующие информационные входы. Тот же сигнал с выхода мультиплексора 15 через элемент ИЛИ 13 обнул ет и блокирует счетчики 17 и 18, что гарантирует спад этого сигнала на выходе мультиплексора 15 и его длительность, дос- таточную дл надежного срабатывани счетчика 6,. Низкий потенциал с выхода мультиплексора 15 разрешает работу счетчиков 17 и 18.

По приходу следующего, 332-го,так- тового импульса на счетный вход счетчика 17 работа формировател повтор етс - формируетс следующа по таблице последовательность с заданной частотой следовани , длительностью и количеством импульсов. Аналогично формируютс все последующие последовательности .

По спаду последнего, 253-го, им- пульса на выходе формировател при формировании последней последовательности на выходе счетчика 18 устанавливаетс код, по которому срабатывает четвертый дешифратор блока-16 де- шифраторов, сигнал с которого обнул ет счетчики 17 и 18 и, кроме того, через элемент ИЛИ 14 устанавливает в исходное состо ние счетчик 6.

Формирователь устанавливаетс в исходное состо ние. С приходом следующего импульса тактовой частоты цикл работы формировател повтор етс .

2 h-i , 4

1026

Формирователь прекращает свою работу по сигналу начальной установки, поступающему на входную шину.

В общем случае число формируемых последовательностей определ етс числом входов мультиплексоров 2,3 и 15 и равно 2ГП, где m - разр дность счетчика 6. Длительность и частота импульсов определ ютс разр дностью счетчиков 7 и 17 и измен ютс -в пределах

о h-1.

соответственно I/Ф Ф/4 - , где п - разр дность этих счетчиков. Количество импульсов каждой последовательности равно 2 , где k - разр дность счетчика 18.

Claims

Таким образом, формирователь последовательностей импульсов позвол ет формировать на выходе переменную частоту следовани импульсов со строго определенным произвольно задаваемым числом импульсов в каждой последовательности и регулируемой длительностью импульсов по одной выходной шине , а также исключить возможность искажени первого импульса последовательности при переходе с большей частоты на меньшую. Формула изобретени

Формирователь последовательностей импульсов, содержащий первый блок дешифраторов, первый и второй мультиплексоры ,- первый и второй счетчики импульсов, счетный вход второго из которых подключен к входной шине, а выходы через первый блок дешифраторов подключены к информационным входам второго мультиплексора, адресные входы которого соединены с выходами первого счетчика и адресными входами первого мультиплексора, о т- личающийс тем, что, с целью расширени функциональных возможностей и повышени надежности, в него введены элемент задержки, одно- вибратор, триггер, первый, второй и третий элементы ИЛИ, третий мультиплексор , второй блок дешифраторов, третий и четвертый счетчики импульсов , причем счетный вход третьего счетчика импульсов соединен с входной шиной, а выходы соединены с информационными входами первого мультиплексора , выход которого через последовательно соединенные элемент задержки и одновибратор соединен с первым входом первого элемента ИЛИ, второй вход которого подключен к выходу

второго мультиплексора, а выход пер-, вого элемента ИЛИ - к счетному входу триггера, установочный вход которого подключен к шине начальной установки и первым входам второго и третьего элементов ИЛИ, выход триггера подключен к выходной шине, установочному входу второго счетчика импульсов и счетному входу четвертого счетчика импульсов, выходы которого через второй блок дешифраторов соединены с информационными входами третьего мультиплексора, адресные входы кото

рого подключены к выходам первого счетчика импульсов, выход третьего мультиплексора подключен к счетному входу первого счетчика импульсов и второму входу второго элемента ИЛИ, выход которого соединен с установочными входами третьего и четвертого счетчиков импульсов, причем последний выход второго блока дешифраторов соединен с вторым входом третьего элемента ИЛИ, выход которого подключен к установочному входу первого счетчика импульсов.