Przedmiotem wynalazku jest uklad przeznaczony do realizacji przerwan programowych pomiedzy mikroprocesorami w systemie wieloprocesorowym.Niezmiernie waznym zagadnieniem w systemach wieloprocesorowych jest wzajemne komunikowanie sie pomiedzy poszczególnymi mikroprocesorami.W tym celu wykorzystuje sie systemy przerwan zew¬ netrznych poszczególnych mikroprocesorów. W takim rozwiazaniu mikroprocesor pozadajacy obslugi pro¬ gramowej drugiego mikroprocesora generuje syg¬ nal przerwania bezposrednio do tego mikroproce¬ sora. Dla wyslania sygnalu przerwania programo¬ wego mozna stosowac specjalne rozkazy spoza lis¬ ty rozkazów mikroprocesora, co wiaze sie z ko¬ niecznoscia znacznej rozbudowy ukladu kontroli. pracy mikroprocesora, a ponadto tylko niektóre znane mikroprocesory umozliwiaja zastosowanie takiego rozkazu.Istote wynalazku stanowi uklad przeznaczony * do realizacji zglaszania przerwan programowych po¬ miedzy mikroprocesorami w systemie wielopro- cesorowym wyposazonym w n-ta liczbe mikro¬ procesorów.Wspomniany uklad posiada pamiec operacyjna, w której zostal wydzielony obszar zawierajacy komórki przypisane odpowiednim mikroproceso¬ rom, przy czym prawidlowe polaczenia realizuje uklad kontroli dostepu do pamieci operacyjnej.Ponadto uklad wedlug wynalazku jest wyposazony w uklad generacji przerwan programowych, w któ- 10 15 20 25 30 rym sa zapamietane trwale adresy komórek w wy¬ dzielonym obszarze pamieci operacyjnej. Kazda ze wspomnianych komórek jest przypisana komu¬ nikacji pomiedzy dwoma okreslonymi mikroproce¬ sorami. Przeslanie informacji z miniprocesora do komórki w wydzielonym obszarze pamieci powo¬ duje wyslanie przez uklad generacji przerwan przerwania programowego do odpowiedniego mi¬ kroprocesora.Uklad wedlug wynalazku posiada równiez uklad zabezpieczenia, który zezwala na wyslanie wspo¬ mnianego przerwania programowego przez uklad generacji przerwan, o ile bezposrednio przed przeslaniem informacji powodujacej wygenerowa¬ nie,, przerwania, z pamieci operacyjnej zostalo po¬ brane slowo o scisle okreslonym kodzie. Opisany uklad umozliwia komunikowanie sie poszczególnych mikroprocesorów pracujacych w systemie wielo¬ procesorowym, co jest warunkiem niezbednym pra¬ widlowego funkcjonowania systemu.Wynalazek zostal pokazany w przykladzie wy¬ konania na rysunku, który przedstawia schemat blokowy systemu wieloprocesorowego.Szyny adresowa i danych poszczególnych mik¬ roprocesorów li, 12, ..., ln sa polaczone poprzez uklad 2 kontroli dostepu do pamieci operacyjnej 3, z szyna adresorowa i danych pamieci operacyjnej 3.Do szyny danych pamieci operacyjnej 3 podlaczo¬ ny jest uklad 4 zabezpieczenia, który jest polaczo¬ ny z ukladem 5 generacji przerwan programo- 119 430119 430 wyeh, polaczonym ponadto z szyna adresowa pa¬ mieci operacyjnej 3. Pamiec operacyjna 3 posiada obszar 6, w którym zostaly wyodrebnione poszcze¬ gólne komórki przeznaczone do komunikacji z przepisanymi im mikroprocesorami li, 12, ..., ln. Uk¬ lad 5 generacji przerwan jest równiez polaczony z wejsciami przerwan wszystkich mikroproceso¬ rów li, 12, ..., ln systemu.Jeden z mikroprocesorów li, 12, ..., ln, na przy¬ klad mikroprocesor lx zglaszajacy przerwania pro¬ gramowe do innego mikroprocesora pobiera z wy¬ branej komórki pamieci operacyjnej 3 slowo, któ¬ re zinterpretowane przez uklad 4 zabezpieczenia, zezwala na ewentualne wygenerowanie w nastep¬ nym : ;roakazie~w5^nym przez mikroprocesor li przerwania programowego. W przypadku, gdy nas¬ tepnym rozkazem wjykonywanym przez mikropro- oJestJf-lfc ~beftzie< przeslanie informacji do jednej z w^bd^ej),nXony1chr komórek obszaru 6 pamieci ope¬ racyjnej 3, uklad 5 generacji przerwan programo¬ wych spowoduje wyslanie przerwania programo¬ wego do mikroprocesora, któremu jest przypo¬ rzadkowany adres wspomnianej komórki obszaru 6. Zakladajac, ze komórka o adresie M w obsza¬ rze 6 pamieci operacyjnej 3 sluzy do przeslania przerwania programowego od mikroprocesora li do mikroprocesora 12, to przeslanie do niej infor¬ macji wedlug podanego schematu spowoduje prze¬ slanie przerwania programowego do mikroproce¬ sora lf. W odpowiedzi na przerwanie, mikropro- 10 15 20 25 30 procesor 1* pobiera zawartosc komórki M jaka szczególowa specyfikacje przerwania.Zastrzezenia patentowe 1. Uklad do realizacji przerwan programowych pomiedzy mikroprocesorami w systemie wielopro- cesorowym wyposazonym w n-ta liczbe mikropro¬ cesorów oraz uklad kontroli dostepu do pamieci operacyjnej, znamienny tym, ze pamiec operacyj¬ na (3) posiada wydzielony obszar (6) zawierajacy komórki przypisane odpowiednim mikroproceso¬ rom (li, 12, ..., ln), a adresy wspomnianych komó¬ rek obszaru (6) sa zapamietane trwale w ukladzie (5) generacji przerwan programowych, przy czym kazda komórka jest przypisana komunikacji po¬ miedzy dwoma okreslonymi mikroprocesorami, a przeslanie informacji od jednego z mikroproceso¬ rów di, 12, ..., ln) do odpowiedniej komórki obsza¬ ru (6) pamieci operacyjnej (3) powoduje wyslanie przerwania (programowego przez uklad <5) generacji przerwan do przypisanego wspomnianej komórce mikroprocesora. 2. Uklad wedlug zastrz. 1, znamienny tym, ze posiada uklad (4) zabezpieczenia powodujacy wys¬ lanie przerwania programowego przez uklad (5) ge¬ neracji przerwan, o ile bezposrednio przed przes¬ laniem informacji powodujacej wygenerowanie przerwania programowego, z pamieci operacyjnej (3) zostalo pobrane slowo o scisle okreslonym, kodzie.L i i 111111, fu lii PZGraf. Koszalin AH1488 30 A-4 Cena 100 zl PL