Przedmiotem wynalazku jest uklad dekodera cy¬ frowo-analogowego zwlaszcza do rejestratorów .geofizycznych.Znany uklad dekodera cyfrowo-analogowego za¬ wiera licznik impulsów wejsciowych lub rejestr przesuwny, polaczony z ukladem pamieci posred¬ niej, która z kolei jest polaczona z zestawem re¬ zystorów wagowych. W ukladzie tym przepelnie¬ nie licznika dekodera powoduje przeskok sygnalu analogowego od wartosci maksymalnej do zera.Jezeli wielkosc mierzona fluktuuje wokól prze¬ pelnienia dekodera, otrzymuje sie zapis analogo¬ wy zaciemniony przez ciagle przeskoki pisaka re¬ jestratora.Inny znany uklad dekodera zawiera równiez' licznik, uklad pamieci posredniej oraz zestaw re¬ zystorów wagowych, a ponadto uklad dodatkowej pamieci poprzedniego wyniku. W ukladzie tym uzyskano charakterystyke histerezowa, w której pelna wartosc sygnalu analogowego odpowiada po¬ dwójnej wartosci przepelnienia licznika deko¬ dera.Uklad taki nie ma wprawdzie wady poprzed¬ niego ukladu, jednakze wykorzystanie szerokosci tasmy rejestracyjnej jest w nim jedynie polowicza ne a rejestracja szybkich zmian jest niemozliwa.Uklad dekodera cyfrowo-analogowego wedlug wynalazku posiada wyjscia pamieci posredniej po¬ laczone w uk.adzie równoleglym do dekodera liczb mniejszych od 25 oraz do jednego z wejsc sumato- 10 15 20 30 ra, który z kolei polaczony jest w ukladzie rów¬ noleglym do zestawu rezystorów wagowych oraz dekodera liczb wiekszych od 50, którego wyjscie polaczone jest poprzez uklad dodatkowej pamieci poprzedniego wyniku do jednego z wejsc bramki logicznej. Drugie wejscie tej bramki polaczone jest z wyjsciem dekodera liczb mniejszych od 25. Wyj¬ scie bramki logicznej polaczone jest z drugim wej¬ sciem sumatora.W ukladzie wedlug wynalazku przepelnienie licznika nastepuje po przekroczeniu liczby 99 a pelna wartosc sygnalu analogowego wynosi 125.Uklad stanowiacy przedmiot wynalazku elimi¬ nuje wady znanych ukladów, nie powoduje za¬ ciemnienia zapisu i lepiej wykorzystuje szeroko- kosc tasmy rejestracyjnej.Przedmiot wynalazku zostanie blizej objasniony w oparciu o przyklad wykonania przedstawiony na rysunku który ilustruje schemat blokowy ukla¬ du dekodera.Wejscie podlaczone jest do licznika 1, liczacego w kodzie 2,2, 25, którego wyjscia sa podlaczone do pamieci 2. Wyjscia pamieci 2 w ukladzie rów¬ noleglym steruja sumator 3 oraz dekoder 4 stanu < 25, podlaczony do bramki - AND, 5, której wyj¬ scie o wadze logicznej 100 podlaczone jest do wej¬ scia sumatora 3. Wyjscie sumatora 3 podlaczone jest w ukladzie równoleglym do zestawu rezysto¬ rów wagowych 6, oraz do dekodera 7 stanu 50 sterujacego pamiec 8, której wyjscie podlaczone 117 718117 718 3 jest do drugiego wejscia bramki 5. Dzialanie ukla¬ du jest nastepujace: Sygnal wejsciowy o nieznanej czestotliwosci po przejsciu przez bramke glówna umieszczona poza dekoderem, podany zostaje na licznik 1 zbudowa¬ ny w ukladzie 2, 2, 25. Po zakonczeniu zliczania sygnal WPIS dokonuje wpisania stanu licznika 1 do pamieci 2 oraz wpisania poprzedniego stanu wyjscia sumatora logicznego 3 poprzez dekoder 7 stanu 50 do pamieci 8. Wyjscie pamieci 2 w ukladzie równoleglym steruje dekoder 4 stanu < 25 oraz sumator logiczny 3, sterujacy zestaw rezysto¬ rów wagowych 6.Na drugie wejscie sumatora 3 podawana jest liczba 100 z wyjscia bramki logicznej 5 sterowa¬ nej sygmalami pamieci 8 i dekodera 4 stanu < 25.W ten sposób sygnal logiczny podawany na rezy¬ story wagowe 6 uzalezniony jest od poprzedniego stanu wyjscia calego dekodera.Jezeli stan poprzedni wyjscia calego dekodera przekracza 50, a stan obecny jest mniejszy od 25 nastepuje dodanie liczby 99 do wyjscia deko¬ dera.W drugim wykonaniu ukladu wedlug wynalaz¬ ku przepelnienie licanika wynosi 200 impulsów, a dekodery 4 i 7 dekoduja liczby odpowiednia mniejsze od 50 i wieksze od 100.W trzecim wykonaniu dekoder 7 jest dekode¬ rem analogowym.Zastrzezenie patentowe Uklad dekodera cyfrowo-analogowego, zwla- io szcza do rejestratorów geofizycznych, zawierajacy licznik lub rejestr przesuwny, pamiec posrednia,, pamiec poprzedniego wyniku oraz zestaw rezysto¬ rów wagowych, znamienny tym, ze wyjscia pamie¬ ci posredniej (2) polaczone sa w ukladzie równo- 15 leglym do dekodera (4) liczb mniejszych od n«25, gdzie n = 1, 2, ..., 10, oraz do jednego z wejs6 sumatora (3), który z kolei polaczony jest w ukla¬ dzie równoleglym do zestawu rezystorów wago¬ wych (6) oraz dekodera (7) liczb wiekszych od n- 20 • 50, którego wyjscie polaczone jest poprzez dodat¬ kowa pamiec poprzedniego wyniku (8) do jednego- z wejsc bramki logicznej (5), której drugie wej¬ scie polaczone jest z wyjsciem dekodera (4) liczb* mniejszych od n«25, a wyjscie bramki logicznej 25 (5) polaczone jest do drugiego wejscia sumatora (3)_ WEJSCIE WPIS - VWY ^^ ZGK 5, Btm, zam. 9293 — 95 egz.Cena 100 zl PL