PL117018B1 - Method of installing semiconductor structures on insulation substratesonnom osnovanii - Google Patents

Method of installing semiconductor structures on insulation substratesonnom osnovanii Download PDF

Info

Publication number
PL117018B1
PL117018B1 PL20948378A PL20948378A PL117018B1 PL 117018 B1 PL117018 B1 PL 117018B1 PL 20948378 A PL20948378 A PL 20948378A PL 20948378 A PL20948378 A PL 20948378A PL 117018 B1 PL117018 B1 PL 117018B1
Authority
PL
Poland
Prior art keywords
substratesonnom
osnovanii
insulation
tracks
semiconductor structures
Prior art date
Application number
PL20948378A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to PL20948378A priority Critical patent/PL117018B1/pl
Publication of PL117018B1 publication Critical patent/PL117018B1/pl

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

Przedmiotem wynalazku jest sposób montazu strukitury pólprzewodoikowej na podlozu izolacyj¬ nym, zwlaszcza do wykonania podloza do wskaz¬ ników cyfrowych zegarkowych. .Znany jest sposób montazu struktury pólprze¬ wodnikowej ma podlozu z ceramiki, laminatu lub innego -materialu izolacyjnego pokrytego folia me¬ talowa. W montazu wykorzystuje sie polaczenia drutowe pomiedzy struktura pólprzewodnika a sciezkami wytrawionymi w folii metalowej. Nie¬ dogodnoscia polaczen drutowych jest sitosowanie skomplikowanych d drogich urzadzen do ulitira- lub termokompresji, dluzszy cyikl montazu oraz slaba odpornosc mechaniczna takiego polaczenia.Znany jest równiez montaz ibezdrutowy na plyt¬ ce ceramicznej. W tym celu w plytce wykonuje sie wglebienia, w których mocowane sa struktury pólprzewodnikowe. Polaczen dokonuje sie lutem lub pasta przewodzaca do bocznych kontaktów struktury. Niedogodnoscia jest, w tym przypadku, skomplikowana technologia podlozy ceramicznych wykonywanych z wielu warstw ttolii ceramicznej, aby zrealizowac wieloplaszczyznowa siec polaczen onaz otrzymac wglebienia. W zwiazku z tym cena takiego podloza jest wysoka.Istota wynalazku polega na tym, ze sciezki przewodzace wykonuje sie o krawedziach podpie¬ rajacych strukture, a strukture ustawia sie plasz¬ czyznami kontaktów prostopadle do plaszczyzny 10 15 20 podloza przy krawedziach sciezek odwzorowuja¬ cych obrys struktury.Zaleta sposobu wedlug wynalazku jest to, ze Odpowiedniki geometria linii krawedzi sciezek przewodzacych lulaitwiia montaz i transport w cza¬ sie montazu. Ponadto podloze z laminatu jest tan¬ sze, a montaz bezdrutowy pozwala uzyskac pola¬ czenia trwalsze od stosunkowo zawodnych pola¬ czen termo- lub (ultrafeompresyijnych. Wyelimino¬ wanie procesu termo- lufo «ultrakompresji skraca cykl produkcyjny i obniza koszty produkcji.Sposób jest objasniony na przykladzie wykona¬ nia uwidocznionym na rysunku, którego fig. 1 przedstawia widok z góry struktury pólprzewod¬ nikowej umieszczonej miedzy sciezkami metalo¬ wymi na podlozu z laminatu, a fig. 2 — jej prze¬ krój A—A przez kontakty elektryczne. Sciezki 1 wykonuje sie z pokrywajacej laminat folii mie¬ dzianej w procesie trawienia' fotoktografacznego.Maska z emulsji swiatloczulej nadaje krawedziom 2 sciezek linie obrysu struktury 3. Po wytrawie¬ niu ndezamafikowanej folii, a nastepnie usunieciu emulsji podloze jest gotowe do montazu struktur 3. Strukture 3 ustawia sna na podlozu miedzy sciezkami' 1 tak, ze jej plaszczyzny kontaktów me¬ talowych 4 znajduja sie przy krawedziach 2 scie¬ zek 1. Polaczenie elektryczne struktury 3 ze sciez¬ kami metalowymi 1 wykonuje sie przez polaczenie kontaktu 4 ze sciezka lutem luib pasta przewodza- \ 117 0183 117 018 4 ca spelniajaca jednoczesnie role mocowania me¬ chanicznego.Zastrzezenie patentowe Sposób montazu struktury pólprzewodnikowej na podlozu izolacyjnym ze sciezkami bedacymi doprowadzeniami elektrycznymi przez polaczenie strukltur ze sciezkami lutem lub pasta przewodza¬ ca, znamienny tym, ze plaskie kontakty (4) struk¬ tury (3) ustawia sie pomiedzy krawedziami (2) 5 sciezek (1) podpierajacymi strukture (3), przy czym krawedzie (2) wykonuje sie o linii obrysu struk¬ tury. hl h PZGraf. Koszalin A-767 105 A-4 Cena 100 zl PL

Claims (1)

1. Zastrzezenie patentowe Sposób montazu struktury pólprzewodnikowej na podlozu izolacyjnym ze sciezkami bedacymi doprowadzeniami elektrycznymi przez polaczenie strukltur ze sciezkami lutem lub pasta przewodza¬ ca, znamienny tym, ze plaskie kontakty (4) struk¬ tury (3) ustawia sie pomiedzy krawedziami (2) 5 sciezek (1) podpierajacymi strukture (3), przy czym krawedzie (2) wykonuje sie o linii obrysu struk¬ tury. hl h PZGraf. Koszalin A-767 105 A-4 Cena 100 zl PL
PL20948378A 1978-09-08 1978-09-08 Method of installing semiconductor structures on insulation substratesonnom osnovanii PL117018B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL20948378A PL117018B1 (en) 1978-09-08 1978-09-08 Method of installing semiconductor structures on insulation substratesonnom osnovanii

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL20948378A PL117018B1 (en) 1978-09-08 1978-09-08 Method of installing semiconductor structures on insulation substratesonnom osnovanii

Publications (1)

Publication Number Publication Date
PL117018B1 true PL117018B1 (en) 1981-07-31

Family

ID=19991390

Family Applications (1)

Application Number Title Priority Date Filing Date
PL20948378A PL117018B1 (en) 1978-09-08 1978-09-08 Method of installing semiconductor structures on insulation substratesonnom osnovanii

Country Status (1)

Country Link
PL (1) PL117018B1 (pl)

Similar Documents

Publication Publication Date Title
US6098280A (en) Process for forming multi-layer electronic structures including a cap for providing a flat surface for DCA and solder ball attach and for sealing plated through holes
US5339217A (en) Composite printed circuit board and manufacturing method thereof
US3040119A (en) Electric circuit board
JPS5819160B2 (ja) 多層プリント回路板
US12148556B2 (en) Integrated magnetic assembly
US20230337370A1 (en) Printed circuit board and method of fabricating the same
JP2000353760A (ja) 半導体素子搭載用中継基板の製造方法
JP2001168393A (ja) チップ型半導体発光装置
US5119272A (en) Circuit board and method of producing circuit board
US3530229A (en) Transmission line cable or the like and terminal connection therefor
PL117018B1 (en) Method of installing semiconductor structures on insulation substratesonnom osnovanii
US6248247B1 (en) Method of fortifying an air bridge circuit
EP0818946A3 (en) A printed-wiring board and a production method thereof
JPH071821B2 (ja) 配線基板
EP1006764A2 (en) Multi-layer Circuit Boards having air bridges
JP2001203301A (ja) 樹脂封止型半導体装置及びその製造方法
US20140069701A1 (en) Wiring board
KR100850457B1 (ko) 양면의 단자가 연결된 기판 및 이를 제조하는 방법
KR101814843B1 (ko) 인쇄회로기판 및 그의 제조 방법
JPH11102991A (ja) 半導体素子搭載フレーム
JP2002050715A (ja) 半導体パッケージの製造方法
JP3065416B2 (ja) メタルウォールパッケージ
US5408126A (en) Manufacture of semiconductor devices and novel lead frame assembly
JPH05218228A (ja) 電子部品搭載用基板
JP2001267378A (ja) 集積ワイヤー・トレースでワイヤー・ボンディングを行うエッチング三重金属