Przedmiotem wynalazku jest., sposób i uklad do wykonywania rozkazów przetwarzania danych w ^komputerze.Kazdy rozkaz przekazywany jest z pamieci roz¬ kazów poprzez wspólny tor przekazywania rozka¬ zów do pewnej liczby zespolów funkcyjnych pod¬ czas fazy odczytywania tego rozkazu. Okres wy¬ konywania rozkazu pierwszego typu zawiera etapy w celu wyselekcjonowania jednej z jednostek funk¬ cjonalnych i spowodowania wykonania funkcji, okreslonej za pomoca wspomnianego rozkazu pier¬ wszego typu. Okres wykonywania rozkazu dru¬ giego typu zawiera etapy w celu wyselekcjono¬ wania dwu zespolów funkcyjnych w celu przeka¬ zania danych pomiedzy tymi dwoma wybranymi zespolami funkcyjnymi poprzez tor przekazywania -danych, wspólny dla wszystkich zespolów i spo¬ wodowania uzycia wspomnianych danych przez zespól funkcyjny, która te dane otrzymala, zgod¬ nie z funkcja okreslona za pomoca rozkazu dru¬ giego typu. Okres wykonywania rozkazu drugiego typu, zawiera czesc pierwsza, podczas której je- *den z dwu wybranych zespolów funkcyjnych prze¬ kazuje dane druga czesc podczas której aktual¬ ne dane przekazywane sa z jednego z zespolów funkcyjnych do toru przekazywania danych oraz trzecia czesc w czasie której drugi z zespolów funkcyjnych otrzymuje aktualne dane.Wspomniany podzial okresu wykonywania roz¬ kazów na czesci jest stosowany w komputerach. 10 15 20 25 30 których zespoly funkcyjne sa wzajemnie polaczone za pomoca wspólnego ukladu szyn w taki sposób, jaki na przyklad przedstawiono w publikacji „The Bell System Technical Journal", Tom 48, pazdzier¬ nik 1969 r., strony 2633—2635. Jeden z zespolów funkcyjnych ma pamiec rozkazów w celu prze¬ chowywania rozkazów zawierajacych adresy i ope¬ racje zakodowane binarnie. Wspomniany uklad szyn zawiera szyne przekazywania danych, z która polaczone sa rejestry danych znajdujace sie w ze¬ spolach funkcyjnych, szyne operacji i szyne adre¬ sowa, które polaczone sa z pamiecia instrukcji w celu zarzadzania i adresowania dekoderami znaj¬ dujacymi sie w zespolach funkcyjnych. Dzieki wspólnemu ukladowi szyn praca organizacyjna komputera jest znacznie uproszczona, poniewaz, otrzymuje sie strukture ^modularna, której moduly, zespoly funkcyjne, zawieraja interfejsy zunifiko¬ wane w stosunku do systemu szyn W starszych komputerach indywidualne polacze¬ nia sterowane sa za pomoca bramkowania pobu¬ dzanego na przyklad dla kazdego przekazywania danych tak, ze wykonywanie rozkazów polega na otwarciu odpowiedniej bramki. Jednakze przy wspomnianym ukladzie szyn i interfejsów duza ilosc obwodów logicznych wspólpracuje ze soba przy wykonywaniu rozkazu. Konieczne jest wiec uwzglednienie opóznien wynikajacych na skutek czasów dostepu i czasów reakcji obwodów logicz¬ nych, jak równiez na skutek zjawisik przejscio- 116 7243 U6 724 4 wyeh w ukladzie szyn. Stad wynika pierwsza wa¬ da znanego .ukladu, a mianowicie stosunkowo dlu¬ gi okres wykonywania rozkazów szczególnie dla rozkazów drugiego typu. Sterowanie przetwarza¬ niem danych jest najlatwiejsze, jezeli jednakowo dlugie okresy wykonywania uzywane sa dla oby¬ dwu typów rozkazów oraz jezeli nowy okres roz¬ poczyna sie przed zakonczeniem sie poprzedniego.Dlatego wiec dlugosci okresów okreslone przez rozkazy drugiego typu wymagaja kilku czesci czasu wykonywania. Rozkazy pierwszego typu nie wymagaja podzialu okresu wykonywania na czesci i jest to druga wada, wystepuje bowiem zbytecz¬ ny czas w okresie wykonywania.Sposób wykonywania rozkazów przetwarzania danych otrzymywanych przez odczytywanie w ko¬ lejnych fazach odczytu ze stala czestotliwoscia taktu, które to rozkazy podczas fazy odczytywania przenosi sie z pamieci rozkazów poprzez wspólny tor przekazywania rozkazów Vo pewnej liczby ze¬ spolów funkcyjnych, przy czym okres wykonywa¬ nia pierwszego typu rozkazu obejmuje etapy wy¬ bierania jednego z zespolów funkcyjnych i prze¬ prowadzania funkcji okreslonej przez pierwszy typ rozkazu, a okres wykonywania drugiego typu roz¬ kazu obejmuje etapy wybierania dwóch zespolów funkcyjnych, przenosi sie dane pomiedzy dwoma wybranymi zespolami funkcyjnymi poprzez wspól¬ ny dla wszystkich zespolów funkcyjnych tor prze¬ kazywania i umozliwia sie, by zespól tunkcyjny przyjmujacy dane wykonal z tymi danymi funkcje okreslona przez drugi typ rozkazu, przy czym" okres wykonywania rozkazu drugiego typu zawie¬ ra trzy odcinki czasowe, a podczas pierwszego od¬ cinka czasowego otrzymuje sie rozkaz — jeden z dwóch zespolów funkcyjnych, tak ze przenosi sie dane poprzez wspólny tor przekazywania pomie¬ dzy dwoma wybranymi zespolami funkcyjnymi, podczas drugiego odcinka czasowego dane prze¬ nosi sie z jednego z zespolów funkcyjnych poprzez wspólny tor przekazywania, a podczas trzeciego odcinka czasowego drugi zespól funkcyjny przyj¬ muje dane, wedlug wynalaaku charakteryzuje sie tym, ze okres wykonywania rozkazów pierwszego typu i pierwszy odcinek czasowy okresu wykony¬ wania rozkazów drugiego typu umieszcza sie w kazdorazowo przyporzadkowanej fazie odczytu, a ponadto drugi i trzeci odcinek czasowy okresu wykonywania rozkazu drugiego typu umieszcza sie w fazie odczytu przyporzadkowanej nastep¬ nemu rozkazowi.Uiklad do wykonywania rozkazów przetwarza¬ nia danych w komputerze, zawierajacy generator taktowy przeznaczony do wytwarzania impulsów taktowych, które okreslaja fazy odczytu rozkazów, pamiec rozkazów przeznaczona do przechowywa¬ nia adresów i rozkazów, przy czym ta pamiec jest wyposazona w zespoly adresowania i rejestrowa¬ nia przeznaczone do kolejnego rejestrowania adre¬ sowanych rozkazów, przy czym ta pamiec jest wyposazona w zespoly adresowania i rejestrowa¬ nia przeznaczone do kolejnego rejestrowania adre¬ sowanych rozkazów, z których kazdy jest reje¬ strowany podczas swej fazy odczytu, pewna liczbe zespolów funkcyjnych, które sa przeznaczone, dzieki rozkazom otrzymanym z zespolu rejestro¬ wania, do realizowania funkcji, oraz uklad szyn przeznaczony do laczenia ze soba generatora tak¬ towego, pamieci rozkazów i zespolów funkcyjnych 5 po przeniesieniu adresów i rozkazów z pamieci; rozkazów do zespolów funkcyjnych i po przenie¬ sieniu danych pomiedzy zespolami funkcyjnymi,, wedlug wynalazku charakteryzuje sie, tym, ze za¬ wiera w kazdym zespole funkcyjnym przynaj— 10 mniej jeden rejestr pamieci danych przechowu¬ jacy dane przenoszone na uklad szyn, dwa deko¬ dery adresowe i jeden dekoder rozkazów okres¬ lajacy, który adresowany zespól funkcyjny ma wykonywac która funkcje wyznaczona rozkazem,. 15 pierwszy rejestr przesuwny przeznaczony do po¬ laczenia ukladu szyn z wyjiciem rejestru pamieci danych oraz przynajmniej jeden drugi rejestr- przesuwny przeznaczony do laczenia ukladu szym z wejsciem rejestru pamieci danych. 20 W rozwiazaniu wedlug wynalazku wystepuja rozkazy wymagajace krótszego czasu okreslajace- kolejnosc, z która rozkazy sa czytane jeden po drugim z pamieci instrukcji. Dluzszy czas koniecz¬ ny do wykonywania rozkazów'wymagajacych kil- as ku faz otrzymywany jest za pomoca' nakladania na siebie okresów wykonywania.Przedmiot wynalazku jest blizej objasniony w przykladzie wykonania na rysunku, na którym- fig. 1 przedstawia czesci komputera, które wspól- 30 uczestnicza przy wykonywaniu rozkazów, fig. 2: — przebieg czasowy sygnalów fazy wytwarzanych, przez generator taktowy, a fig. 3 przedstawia in¬ terfejs laczacy zespól funkcyjny z ukladem szyn. komputera. 35 Figura 1 rysunku przedstawia uklad szyn BS, do którego dolaczone sa generator taktowy OG, pamiec rozkazów IM i pewna liczbe zespolów funkcyjnych PU. Pamiec rozkazów IM przecho¬ wuje rozkazy wybierane w znany sposób za po- 40 moca dekodowania adresu rozkazu przez dekoder IAfiEC i przesyla do rejestru rozkazów JR w cza¬ sie okreslonym za pomoca impulsów fazy odczytu Dp. Na rozkaz sklada sie adres zespolu funkcyj¬ nego al i instrukcja 0, jezeli zespól funkcyjny 45 okreslony adresem al spelnia wewnetrzna funk¬ cje oraz drugi adres a2, jezeli dane sa przekazy¬ wane z zespolu funkcyjnego okreslonego adresem aj do zespolu funkcyjnego okreslonego adresem a2^.Fig. 2 wyjasnia na przebiegach czasowych jak 50 krótkie impulsy fazy odczytu Bp wytwarzane- przez generator taktowy okreslaja fazy ph oraz jak impulsy konca fazy B|e, równiez wytwarzane* przez generator taktowy, wskazuja koncowe czesci: faz. Wspomniane impulsy konca fazy uzywane sa 55 w celu zabezpieczenia zespolów funkcyjnych od skutków zjawisk przejsciowych wystepujacych w ukladzie szyn, którego' stan zmieniany jest na po¬ czatku faz, na przyMad na skutek przekazywania. rozkazów do rejestru rozkazów. Zaklada sie, ze 60 faza trwa tak dlugo, az uzyskuje sie stan stabilny podczas odpowiedniego impulsu konca fazy.Figura 3 przedstawia bardziej szczególowo przy¬ klad interfejsu IF jednego z zespolów funkcyj¬ nych PU, który otrzymuje impulsy fazy 0p i 0e^ 65 wytwarzane przez generator taktowy OG. Interfejs*5 116 724 6 zawiera dekodery adresowe ADEC1, ADEC2 i de¬ koder rozkazów ODEC, które polaczone sa do szyn adresu AB1, AB2 i szyny rozkazów OB ukladów szyn, w celu odbierania i dekodowania adresów al, a2 i rozkazów O, przekazywanych z rejestru 5 rozkazów. Ponadto interfejs IF zawiera rejestr pamieci danych DR dla przekazywania i otrzy¬ mywania danych poprzez bramke elektroniczna odczytu RG i bramke elektroniczna zapisu WG ao i z odpowiednio szyny danych DB ukladu szyn. 10 Rejestr pamieci danych DR oraz pewna liczba pierwszych i drugich elementów logicznych El i E2 dolaczone sa do specjalnych obwodów logicznycn L zespolu funkcyjnego FU, który w znany sposób steruje wykonaniem wybranej funkcji. Kazdy z 15 elementów logicznych El wybiera wyznaczona funkcje, która nie uzywa zawartosci rejestru da¬ nych na przyklad funkcji testujacych i operacyj¬ nych. Kazdy z elementów logicznych E2 wybiera wyznaczona funkcje, która wykorzystuje dane 2o otrzymane z szyny danych.Rozkaz pierwszego typu przekazywany poprzez szyne rozikazów OB i szyne adresowa AB1 urucha¬ mia po zdekodowaniu odpowiednio jeden dekoder ADEC1 i odpowiednie wyjscia 01 dekodera rozka- 25 zów ODEC zespolu funkcyjnego FU. W ten sposób wyzwalany jest element Gl wyznaczony dla od¬ powiedniego rozkazu, wyjscia tego elementu I Gl polaczone jest z odpowiednim elementem lo¬ gicznym El. Jezeli dekoder adresu ADEC1 i wyj- 30 scie 02 dekodera rozkazów ODEC sa pobudzane tym samym interfejsem, wówczas odpowiedni ze¬ spól funkcyjny zgodnie z rozkazem drugiego typu, przekazuje dane przechowywane w rejestrze da¬ nych tego zespolu funkcyjnego. W celu sprawdze- 35 nia, ze przekazywane sa wybrane dane, pierwszy rejestr przesuwny SR1 pobudzany jest przez ele¬ ment LUB G2 i element I G3. Elementy I Gl i G3 sterowane sa za pomoca sygnalów konca fazy 0e generatora taktowego OG w celu pobudzenia ele- 40 mentu logicznego El i rejestru przesuwnego SR1 podczas koncowej czesci odpowiedniej fazy. Re¬ jestr przesuwny ^ SR1 jest przesuwany za pomoca impulsów taktowych fazy odczytu 0p i posiada wyjscie polaczone z bramka odczytu RG i jest 45 zorganizowany w ten sposób, ze wspomniane dane przekazywane sa do szyny danych podczas fazy nastepujacej po fazie odczytu, podczas której od¬ powiedni rozkaz jest odczytywany z pamieci roz¬ kazów. 50 Jezeli dekoder adresu ADEC2 i wyjscie 02 de¬ kodera rozkazów ODEC sa pobudzane tym samym interfejsem, to rozkazy otrzymuje odpowiedni ze¬ spól funkcyjny, zgodnie z rozkazem drugiego ty¬ pu, które to dane zgodnie z rozkazem przekazy- 55 wane sa przez szyne danych. Poprzez element IG4, który polaczony jest z dekoderem adresu ADEC2 i sterowany sygnalami konca fazy 0e, urucha¬ miany jest rejestr przesuwny SR2, jak równiez element I G5, którego wyjscie polaczone jest z eo elementem logicznym E2 wybranym do odpowied¬ niego rozkazu. Rejestr przesuwny za pomoca im¬ pulsów taktowych fazy odczytu 0p ma wyjscie polaczone z bramka zapisu WG i jest zorganizo¬ wany w ten sposób, ze dane odbierane sa przez w rejestr danych podczas fazy pokrywajacej sie w czasie z faza przesylania danych zgodnie z odpo¬ wiednim rokazem. Bramka zapisu WG posiada wejscie dla sygnalów konca fazy 0e dla zabezpie¬ czenia przesylania tylko stabilnych stanów logicz¬ nych.W korzystnym przykladzie wykonania nie przed¬ stawionym na rysunku rozkazy zawieraja pier¬ wsza i druga czesc rozkazu, które to czesci sa przekazywane i dekodowane odpowiednio przez oddzielne pierwsza i druga szyne rozkazów oraz pierwszy i drugi dekoder. W tym przypadku pier¬ wszy adres i pierwsza czesc rozkazu wspólpracuja ze soba w celu pobudzenia pierwszego elementu logicznego i pierwszego rejestru przesuwnego.Drugie rejestry przesuwne zespolów funkcyjnych w tym przypadku sa zbyteczne, jezeli w stosunku do pierwszego adresu odpowiedniego rozkazu jego drugi adres i druga czesc rozkazu sa dostarczane do ukladu szyn o jedna faze czytania pózniej, na przyklad za pomoca obwodu opózniajacego wspól¬ nego dla calego komputera.Zastrzezenia patentowe 1. Sposób wykonywania rozkazów przetwarzania danych, otrzymywanych przez odczytywanie w ko¬ lejnych fazach odczytu ze stala czestotliwoscia taktu, które to rozkazy podczas fazy odczytywania przenosi si^ z pamieci rozkazów poprzez wspólny tor przekazywania rozkazów do pewnej liczby ze¬ spolów funkcyjnych, przy czym okres wykonywa¬ nia pierwszego typu rozkazu obejmuje etapy wy¬ bierania jednego z zespolów funkcyjnych i prze¬ prowadzania funkcji okreslonej przez pierwszy typ rozkazu, a okres wykonywania drugiego typu rozkazu obejmuje etapy wybierania dwóch zespo¬ lów funkcyjnych, przenosi sie dane pomiedzy dwoma wybranymi zespolami funkcyjnymi poprzez wspólny dla wszystkich zespolów funkcyjnych tor przekazywania i umozliwia sie by zespól funkcyj¬ ny przyjmujacy dane wykonal z tymi danymi funkcje okreslona przez drugi typ rozkazu, przy czym okres wykonywania rozkazu drugiego typu zawiera trzy odcinki czasowe, a podczas pierwsze¬ go odcinka czasowego otrzymuje sie rozkaz jeden z dwóch zespolów funkcyjnych, tak ze prze¬ nosi sie dane poprzez wspólny tor prze¬ kazywania pomiedzy dwoma wybranymi zespolami funkcyjnymi, podczas drugiego odcinka czasowego dane przenosi sie z jednego z zespolów funkcyj¬ nych poprzez wspólny tor przekazywania, a pod¬ czas trzeciego odcinka czasowego drugi zespól funkcyjny przyjmuje dane, znamienny tym, ze okres wykonywania rozkazów pierwszego typu i pierwszy odcinek czasowy okresu wykonywania rozkazów drugiego typu umieszcza sie w kazdora¬ zowo przyporzadkowanej fazie odczytu, a ponadto drugi i trzeci odcinek czasowy okresu wykonywa¬ nia rozkazu drugiego typu umieszcza sie w fazie odczytu przyporzadkowanej nastepnemu rozkazo¬ wi. 2. Uklad do wykonywania rozkazów przetwarza¬ nia danych w komputerze, zawierajacy generator taktowy przeznaczony do wytwarzania impulsów116 724 taktowych, które okreslaja fazy odczytu rozkazów, pamiec rozkazów przeznaczona do przechowywa¬ nia adresów i rozkazów, przy czym ta pamiec jest wyposazona w zespoly adresowania i rejestrowa¬ nia przeznaczone do kolejnego rejestrowania adre¬ sowanych rozkazów, z których kazdy jest reje¬ strowany podczas swej fazy odczytu, pewna liczbe zespolów funkcyjnych, które sa przeznaczone, dzie¬ ki rozkazom otrzymanym z zespolu rejestrowania, do realizowania funkcji, oraz uklad szyn prze¬ znaczony do laczenia ze soba generatora taktowe¬ go, pamieci rozkazów i zespolów funkcyjnych po przeniesieniu adresów i rozkazów z pamieci roz¬ kazów do zespolów funkcyjnych i po przeniesieniu 10 8 danych pomiedzy zespolami funkcyjnymi, zna¬ mienny tym, ze zawiera w kazdym zespole funk¬ cyjnym (FU) przynajmniej jeden rejestr pamieci danych (DR) przechowujacy dane przenoszone na uklad szyn (BS), dwa dekodery adresowe (ADEC1, ADEC2) i jeden dekoder rozkazów (ODEC) okres¬ lajacy, który adresowany zespól funkcyjny ma wykonywac która funkcje wyznaczona rozkazem, pierwszy rejestr przesuwny (SR1) przeznaczony do polaczenia ukladu szyn (BS) z wyjsciem rejestru pamieci danych (DR) oraz przynajmniej jeden drugi rejestr przesuwny (SR2) przeznaczony do laczenia ukladu szyn (BS) z wejsciem rejestru pamieci danych (DR).Fig. 1 L Fig. 2 4p ta I IADEC al a2 FU FU FU IR ¦fM *z w CG BS Ph te116 724 Fig. 3 PL