PL116595B1 - Structural system for an information chain format - Google Patents

Structural system for an information chain format Download PDF

Info

Publication number
PL116595B1
PL116595B1 PL20627178A PL20627178A PL116595B1 PL 116595 B1 PL116595 B1 PL 116595B1 PL 20627178 A PL20627178 A PL 20627178A PL 20627178 A PL20627178 A PL 20627178A PL 116595 B1 PL116595 B1 PL 116595B1
Authority
PL
Poland
Prior art keywords
circuit
input
output
inputs
information
Prior art date
Application number
PL20627178A
Other languages
English (en)
Other versions
PL206271A1 (pl
Inventor
Teresa Kramarowska
Wanda Banaszewskadudek
Jerzy Laczynski
Boguslaw Zyborski
Original Assignee
Inst Komputerowych Syst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inst Komputerowych Syst filed Critical Inst Komputerowych Syst
Priority to PL20627178A priority Critical patent/PL116595B1/pl
Publication of PL206271A1 publication Critical patent/PL206271A1/xx
Publication of PL116595B1 publication Critical patent/PL116595B1/pl

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

Przedmiotem wynalazku jest uklad budowy for¬ matu lancucha informacji przekazywanej liniami interfejsowymi do urzadzen rejestrujacych, jak na przyklad drukarki, czy dziurkarki kart. Uklad we¬ dlug wynalazku jest w szczególnosci przeznaczony do stosowania jako zespól wspólpracujacy z ukla¬ dem sterujacym drukarki wierszowej której po¬ szczególne wiersze zawieraja zarówno litery jak i cyfry oraz inne symbole.Stan techniki. W przypadku, gdy w okreslonym systemie drukarka wspólpracuje z wieloma róz¬ nymi przyrzadami z których informacje cyfrowa maja byc wydrukowane w postaci stabelaryzowa- nej, stosuje sie na wyjsciach przyrzadów uklady normalizujace, badz tez przyrzady poprzez linie interfejsowe wspólpracuja z drukarka we wspól¬ dzialaniu z obliczeniowa jednostka programowane i wówczas stabelaryzowana postac wydruku infor¬ macji z kazdego z przyrzadów jest realizowana w danym urzadzeniu rejestrujacym za pomoca od¬ powiedniego programu jednostki obliczeniowej.Istota wynalazku. Uklad budowy formatu lan¬ cucha informacji wedlug wynalazku zawierajacy uklad generatora zegarowego i zaopatrzony w uklad pamieci buforowej polaczonej z jednej strony z blo¬ kiem interfejsu zas z drugiej strony z ukladem ste¬ rowania urzadzenia rejestrujacego ma wyjscia od¬ biorników linii interfejsowych bloku interfejsu jed¬ noczesnie polaczone z wejsciem ukladu testowania 10 15 20 25 30 symboli lancucha informacji, wejsciami ukladu ak¬ ceptacji symboli, wejsciami ukladu identyfikacji separatora i wejsciami ukladu badania formatu wejsciowego lancucha informacji.Wyjscia ukladu testowania symboli lancucha in¬ formacji sa polaczone z drugim zespolem wejsc ukladu akceptacji symboli, a odrebne wyjscie wy¬ mienionego ukladu testowania jest polaczone po¬ przez licznik liter z rejestrem rozkazów, którego drugie wejscie jest polaczone z wyjsciem ukladu identyfikacji separatora. Trzecie wejscie rejestru rozkazów jest polaczone z wyjsciem ukladu bada¬ nia formatu wejsciowego lancucha informacji.Wyjscie rejestru jest polaczone z wewnetrznymi rejestrami sumatora, za drugie wyjscie z wejsciem ukladu przydzialu pól w pamieci ukladu sterowa¬ nia urzadzenia rejestrujacego. Drugie wejscie ukla¬ du przydzialu pól jest polaczone z wyjsciem prze¬ niesienia sumatora, którego wejscia sa polaczone jednoczesnie z wyjsciami licznika bajtów i wejscia¬ mi adresowymi ukladu pamieci buforowej.Wejscie licznika bajtów jest polaczone jednoczes¬ nie z wyjsciem ukladu akceptacji symboli, odreb¬ nym wejsciem ukladu testowania symboli lancu¬ cha informacji oraz z wejsciem bloku interfejsu.Bramkujace wejscie licznika bajtów jest pola¬ czone z jednym z wyjsc ukladu przydzialu pól w pamieci ukladu sterowania rejestrujacego urza¬ dzenia, a drugie wyjscie wymienionego ukladu 116 595116 595 10 przydzialu jest polaczone z wejsciem sterujacym ukladu pamieci buforowej.Uklad wedlug wynalazku umozliwia stabelaryzo- wany wydruk informacji pochodzacych z róznych przyrzadów systemu pomiarowego w warunkach stosowania najprostszych drukarek wierszowych których walek zawiera w poszczególnych wierszach zarówno znaki cyfrowe, literowe jak i inne sym¬ bole.Objasnienie rysunku. Wynalazek jest blizej ob¬ jasniony za pomoca rysunku, który przedstawia schemat blokowy ukladu.CEzjJda^ realizacji wynalazku. W ukladzie wed¬ lug wynalazku;wyjscip odbiorników linii interfej- 1Q sowych bloku 1 interfejsu sa jednoczesnie polaczo¬ ne' z wejsciami ukladu 2 testowania symboli lan- cucha'lEfttfriaeji? #ajsciami ukladu 3 akceptacji symboli, ra»jfo»fejfrrJifrlarin 4 identyfikacji separa¬ tora i wejsciami ukladu 5 badania formatu wej- 20 sciowego lancucha informacji, a takze z"wejsciami ukladu 6 pamieci buforowej.Wyjscia ukladu 2 testowania symboli lancucha informacji sa polaczone z drugim zespolem wejsc ukladu 3 akceptacji symboli a odrebne wyjscie 25 wymienionego ukladu 2 testowania jest -polaczone poprzez licznik 7 liter z rejestrem 8 rozkazów, któ¬ rego drugie wejscie jest polaczone z wyjsciem ukladu 4 identyfikacji separatora, zas trzecie wej¬ scie rejestru 8 rozkazów jest polaczone z wyjsciem 30 ukladu 5, badania formatu wejsciowego lancucha informacji Jedno wyjscie rejestru 8 rozkazów jest polaczone z wewnetrznymi rejestrami sumatora 9, zas drugie wyjscie z wejsciem ukladu 10 przy¬ dzialu pól w pamieci ukladu 11 sterowania urza- 35 dzenia rejestrujacego.Drugie wejscie ukladu 10 przydzialu pól jest po¬ laczone z wyjsciem przeniesienia sumatora 9 któ¬ rego wejscia sa polaczone jednoczesnie z wyjscia¬ mi licznika 12 bajtów i wyjsciami adresowymi 40 ukladu € pamieci buforowej. Wejscie licznika 12 bajtów jest polaczone jednoczesnie z wyjsciem ukla¬ du 3 akceptacji symboli, odrebnym wejsciem ukla¬ du 2 testowania symboli lancucha informacji oraz z wejsciem bloku 1 interfejsu. Bramkujace wejscie 45 licznika 12 bajtów jest polaczone z jednym z wyjsc ukladu 10 przydzialu pól w pamieci ukladu 11 ste¬ rowania rejestrujacego urzadzenia. Drugie wyjscie wymienionego ukladu 10 przydzialu pól jest pola¬ czone z wejsciem sterujacym ukladu 6 pamieci bu- so torowej. Glówne wyjscia ukladu 10 przydzialu pól sa polaczone z jednym zespolem wejsc ukladu 11 sterowania rejestrujacego urzadzenia, a drugi ze¬ spól wejsc ukladu 11 jest polaczony z wyjsciami ukladu 6 buforowej pamieci. Zespól wyjsc zega- 55 rowego generatora 13 jest polaczony z taktujacymi wejsciami ukladu 10 przydzialu pól, zas pozostale dwa wyjscia zegarowego generatora 13 sa polaczo¬ ne odpowiednio z taktujacymi wejsciami rejestru 8 rozkazów i ukladu 3 akceptacji symboli. 60 Dzialanie ukladu wedlug wynalazku jest objas¬ nione na przykladzie wydruku szesciobajtowej in¬ formacji o postaci Cl.2.3. Lancuch przekazany na linii interfejsowej informacji zakonczony zostaje separatorem ";"• Lancuch przesylanej informacji «s w czasie rejestracji w ukladzie 6 buforowej pa¬ mieci podlega analizie w ukladzie 2 testowania symboli literowych, ukladzie 3 akceptacji symboli, ukladzie 5 badania formatu oraz ukladzie 4 iden¬ tyfikacji separatora.W wyniku analizy przeslanego lancucha infor¬ macji do rejestru 8 rozkazów przeslane zostaja odpowiednio nastepujace informacje: lancuch wiel¬ kosci wejsciowej zawiera dwa symbole alfanume¬ ryczne, wydrukowi podlegac bedzie wielkosc sta- loprzecinkowa, lancuch informacji zostal zakon¬ czony i moze podlegac obróbce matematycznej w ukladzie 9 sumatora. Równoczesnie do bloku sumatora przekazana zostaje informacja z licznika bajtów odpowiadajaca rzeczywistej dlugosci „6 baj¬ tów" lancucha informacji. Przekazane informacje stanowia podstawe dla wykonania dwu operacji odejmowania umozliwiajacych okreslenie ilosci wol¬ nych pól pomiedzy zestawem literowym a czescia cyfrowa wyniku.Uklad 10 przydzialu pól powoduje przekazanie do sterujacego ukladu 11 z ukladu 6 pamieci bu¬ forowej czesci literowej drukowanej wielkosci a na¬ stepnie wygenerowanie odpowiedniej naliczonej w sumatorze 9 ilosci spacji i kolejna transmisje czesci cyfrowej drukowanego wyniku % ukladu 6 pamieci buforowej. Zakonczenie wydruku nastepu¬ je po dopelnieniu linii trzema spacjami.Zastrzezenie patentowe Uklad budowy formatu lancucha informacji za¬ wierajacy uklad generatora zegarowego i zaopa¬ trzony w uklad pamieci buforowej polaczonej z jednej strony z blokiem interfejsu zas z drugiej z ukladem sterowania urzadzenia rejestrujacego, znamienny tym, ze wyjscia odbiorników linii in¬ terfejsowych bloku (1) interfejsu sa jednoczesnie polaczone z wejsciami ukladu (2) testowania sym¬ boli lancucha informacji, wejsciami ukladu (3) akceptacji symboli, wejsciami ukladu (4) identy¬ fikacji separatora i wejsciami ukladu (5) badania formatu wejsciowego lancucha informacji, zas wyj¬ scia ukladu (2) testowania symboli lancucha infor¬ macji sa polaczone z drugim zespolem wejsc ukla¬ du (3) akceptacji symboli a odrebne wyjscie wymie¬ nionego ukladu (2) testowania jest polaczone poprzez licznik (7) liter z rejestrem (8) rozkazów, którego dru¬ gie wejscie jest polaczone z wyjsciem ukladu (4) identyfikacji separatora zas trzecie wejscie z wyj¬ sciem ukladu (5) badania formatu wejsciowego lan¬ cucha informacji, natomiast jedno wyjscie reje¬ stru (8) rozkazów jest polaczone z wewnetrznymi rejestrami sumatora (9) zas drugie wyjscie z wej¬ sciem ukladu (10) przydzialu pól w pamieci ukla¬ du (11) sterowania rejestrujacego urzadzenia, pod¬ czas gdy drugie wejscie wymienionego ukladu (10) przydzialu pól jest polaczone z wyjsciem przenie¬ sienia sumatora (9), którego wejscia sa polaczone jednoczesnie z wyjsciami licznika (12) bajtów i wejsciami adresowymi ukladu (6) pamieci bufo¬ rowej, przy czym wejscie licznika (12) bajtów jest polaczone jednoczesnie z wyjsciem ukladu (3) ak¬ ceptacji symboli, odrebnym wejsciem ukladu (2)116 595 testowania symboli lancucha informacji oraz z wej¬ sciem bloku (1) interfejsu, a bramkujace wejscie licznika (12) bajtów jest polaczone z jednym z wyjsc ukladu (10) przydzialu pól w pamieci 6 ukladu (11) sterowania rejestrujacego urzadzenia, natomiast drugie wyjscie ukladu (10) przydzialu jest polaczone z wejsciem sterujacym ukladu (6) pamieci buforowej. 2 7 £ 12 PL

Claims (1)

1. Zastrzezenie patentowe Uklad budowy formatu lancucha informacji za¬ wierajacy uklad generatora zegarowego i zaopa¬ trzony w uklad pamieci buforowej polaczonej z jednej strony z blokiem interfejsu zas z drugiej z ukladem sterowania urzadzenia rejestrujacego, znamienny tym, ze wyjscia odbiorników linii in¬ terfejsowych bloku (1) interfejsu sa jednoczesnie polaczone z wejsciami ukladu (2) testowania sym¬ boli lancucha informacji, wejsciami ukladu (3) akceptacji symboli, wejsciami ukladu (4) identy¬ fikacji separatora i wejsciami ukladu (5) badania formatu wejsciowego lancucha informacji, zas wyj¬ scia ukladu (2) testowania symboli lancucha infor¬ macji sa polaczone z drugim zespolem wejsc ukla¬ du (3) akceptacji symboli a odrebne wyjscie wymie¬ nionego ukladu (2) testowania jest polaczone poprzez licznik (7) liter z rejestrem (8) rozkazów, którego dru¬ gie wejscie jest polaczone z wyjsciem ukladu (4) identyfikacji separatora zas trzecie wejscie z wyj¬ sciem ukladu (5) badania formatu wejsciowego lan¬ cucha informacji, natomiast jedno wyjscie reje¬ stru (8) rozkazów jest polaczone z wewnetrznymi rejestrami sumatora (9) zas drugie wyjscie z wej¬ sciem ukladu (10) przydzialu pól w pamieci ukla¬ du (11) sterowania rejestrujacego urzadzenia, pod¬ czas gdy drugie wejscie wymienionego ukladu (10) przydzialu pól jest polaczone z wyjsciem przenie¬ sienia sumatora (9), którego wejscia sa polaczone jednoczesnie z wyjsciami licznika (12) bajtów i wejsciami adresowymi ukladu (6) pamieci bufo¬ rowej, przy czym wejscie licznika (12) bajtów jest polaczone jednoczesnie z wyjsciem ukladu (3) ak¬ ceptacji symboli, odrebnym wejsciem ukladu (2)116 595 testowania symboli lancucha informacji oraz z wej¬ sciem bloku (1) interfejsu, a bramkujace wejscie licznika (12) bajtów jest polaczone z jednym z wyjsc ukladu (10) przydzialu pól w pamieci 6 ukladu (11) sterowania rejestrujacego urzadzenia, natomiast drugie wyjscie ukladu (10) przydzialu jest polaczone z wejsciem sterujacym ukladu (6) pamieci buforowej. 2 7 £ 12 PL
PL20627178A 1978-04-20 1978-04-20 Structural system for an information chain format PL116595B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL20627178A PL116595B1 (en) 1978-04-20 1978-04-20 Structural system for an information chain format

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL20627178A PL116595B1 (en) 1978-04-20 1978-04-20 Structural system for an information chain format

Publications (2)

Publication Number Publication Date
PL206271A1 PL206271A1 (pl) 1980-01-28
PL116595B1 true PL116595B1 (en) 1981-06-30

Family

ID=19988831

Family Applications (1)

Application Number Title Priority Date Filing Date
PL20627178A PL116595B1 (en) 1978-04-20 1978-04-20 Structural system for an information chain format

Country Status (1)

Country Link
PL (1) PL116595B1 (pl)

Also Published As

Publication number Publication date
PL206271A1 (pl) 1980-01-28

Similar Documents

Publication Publication Date Title
Valk Self-modifying nets, a natural extension of Petri nets
IT8224060A1 (it) Procedimento di mappatura della memoria in un sistema di elaborazione dati
Armero Bayesian inference in Markovian queues
CN101262304A (zh) 一种基于通用通讯数据格式的数据流解析方法
US7707021B2 (en) Circuit emulation with state recovery
CN101677277A (zh) Modbus-rtu协议一致性测试方法
CN106294228B (zh) 输入输出扩展芯片以及其验证方法
PL116595B1 (en) Structural system for an information chain format
GB1166645A (en) Apparatus for Performing Character Operations
WO2025127418A1 (ko) 블록 생성 방법
DE3856394D1 (de) Zwischenverbindungssystem für Multiprozessorstruktur
CN117076228A (zh) 一种芯片测试的方法及相关组件
SE461561B (sv) Datatransmissionssystem foer att oeverfoera information fraan en foersta slutanvaendaranordning till en andra slutanvaendaranordning
RU2284655C1 (ru) Параллельный счетчик единичных сигналов
SU648984A1 (ru) Устройство дл обработки данных переменной длины
JPS5958580A (ja) マスク付きベクトル演算処理装置
Zuse Method for Automatic Execution of Calculations with the Aid of Computers: [Patent Application: Z 23 139 IX/42 m. Date: 11 April 1936]
SU1322312A1 (ru) Устройство дл исследовани сетей Петри
RU2068577C1 (ru) Способ измерения сигнатур и устройство для его осуществления
KR200245724Y1 (ko) 8k클럭추출장치
SU1101834A1 (ru) Устройство дл определени характеристик графа
SU1164635A1 (ru) Регистратор гальванических св зей
Pelz et al. Formal models for multicast traffic in network on chip architectures with compositional high-level Petri nets
B←↭ escu et al. Testing collaborative agents defined as stream X-machines with distributed grammars
Ejnioui et al. Systolic algorithms for tree pattern matching

Legal Events

Date Code Title Description
LICE Declarations of willingness to grant licence

Effective date: 20100430